| 1 |
1
병렬 처리 시스템에서의 메모리 액세스 제어 장치에 있어서,광 회선 스위치(Optical Circuit Switch; OCS)로부터 메모리 액세스 프레임을 포함하는 광 신호를 수신하기 위한 광 트랜시버;상기 메모리 액세스 프레임에 기초하여 스케줄링 작업과 메모리 액세스 제어 작업을 수행하고, 메모리 컨트롤러에게 메모리 처리 명령과 메모리 주소 정보를 전송하는 메모리 액세스 관리부; 및상기 메모리 처리 명령과 상기 메모리 주소 정보에 기초하여, 메모리의 데이터 읽기 및 메모리에 데이터 쓰기 중 적어도 하나를 수행하는 메모리 컨트롤러를 포함하고,상기 메모리 액세스 관리부는,복수의 헤더 프로세서들(header processors)을 포함하고, 상기 헤더 프로세서들 각각과 타겟 메모리 간의 연결 정보를 기초로 상기 메모리 처리 명령이 순차적으로 수행되도록 제어하는,메모리 액세스 제어 장치
|
| 2 |
2
제1항에 있어서,상기 메모리 액세스 관리부는,상기 헤더 프로세서들로부터 수신한 메모리 액세스 요청 정보를 기반으로 스케줄링을 수행하여 스케줄링 결과를 기초로 선택된 헤더 프로세서부터 순서대로 메모리 액세스 권한을 갖도록 구성되고 상기 스케줄링 결과를 R/W 커넥터(read/write connector)와 상기 헤더 프로세서들에게 전송하는 스케줄러; 및상기 스케줄러로부터 수신한 상기 스케줄링 결과를 기반으로 상기 헤더 프로세서들에게 메모리 읽기 및 쓰기 경로를 연결하는 상기 R/W 커넥터를 더 포함하는, 메모리 액세스 제어 장치
|
| 3 |
3
제2항에 있어서, 상기 스케줄러는, 복수의 서브 스케줄링들을 병렬적으로 수행하는, 메모리 액세스 제어 장치
|
| 4 |
4
제3항에 있어서, 상기 서브 스케줄링들 각각은,메모리 액세스 요청들에 대한 우선 순위 정보에 기초하여 스케줄링 처리를 수행하는,메모리 액세스 제어 장치
|
| 5 |
5
제3항에 있어서, 상기 스케줄러는,상기 헤더 프로세서들로부터의 메모리 읽기 요청과 메모리 쓰기 요청에 대한 스케줄링들을 병렬적으로 수행하는,메모리 액세스 제어 장치
|
| 6 |
6
제3항에 있어서, 상기 스케줄러는,스케줄링의 수행 결과로서 도출된 허가 정보를 읽기 FIFO(first in, first out) 큐(queue)와 쓰기 FIFO 큐에 저장하고, 우선 순위 기반으로 상기 읽기 FIFO(first in, first out) 큐(queue)와 쓰기 FIFO 큐로부터 상기 허가 정보를 순차적으로 읽고 처리하는,메모리 액세스 제어 장치
|
| 7 |
7
제2항에 있어서,상기 스케줄러는,스케줄링 결과에 따른 경로 정보를 상기 R/W 커넥터로 전송하고,타겟 헤더 프로세서와 메모리 컨트롤러 간의 경로 설정이 완료된 이후에 타겟 헤더 프로세서에 허가 신호를 전송하는,메모리 액세스 제어 장치
|
| 8 |
8
제4항에 있어서, 상기 우선 순위 정보에 포함된 각 메모리 액세스 요청들의 우선 순위는,메모리 인텐시브 어플리케이션, CPU 인텐시브 어플리케이션, 메모리 읽기 및 메모리 쓰기 중 적어도 두 개 이상에 기초하여 정의된 것인,메모리 액세스 제어 장치
|
| 9 |
9
병렬 처리 시스템에서의 메모리 액세스 제어 방법에 있어서,광 트랜시버를 통해, 광 회선 스위치(Optical Circuit Switch; OCS)로부터 메모리 액세스 프레임을 포함하는 광 신호를 수신하는 단계;메모리 액세스 관리부에 의해, 상기 메모리 액세스 프레임에 기초하여 스케줄링 작업과 메모리 액세스 제어 작업을 수행하고, 메모리 컨트롤러에게 메모리 처리 명령과 메모리 주소 정보를 전송하는 단계;상기 메모리 컨트롤러에 의해, 상기 메모리 처리 명령과 상기 메모리 주소 정보에 기초하여, 메모리의 데이터 읽기 및 메모리에 데이터 쓰기 중 적어도 하나를 포함하는 메모리 액세스 작업을 수행하는 단계; 및상기 광 트랜시버를 통해, 메모리 액세스 작업에 대한 결과 데이터를 상기 광 회선 스위치로 전송하는 단계를 포함하고,상기 메모리 액세스 관리부는,복수의 헤더 프로세서들(header processors)을 포함하고, 상기 헤더 프로세서들 각각과 타겟 메모리 간의 연결 정보를 기초로 상기 메모리 처리 명령이 순차적으로 수행되도록 제어하는,메모리 액세스 제어 방법
|
| 10 |
10
제9항에 있어서, 스케줄러에 의해, 상기 헤더 프로세서들로부터 수신한 메모리 액세스 요청 정보를 기반으로 스케줄링을 수행하여 스케줄링 결과를 기초로 선택된 헤더 프로세서부터 순서대로 메모리 액세스 권한을 갖도록 구성되고 상기 스케줄링 결과를 R/W 커넥터(read/write connector)와 상기 헤더 프로세서들에게 전송하는 단계를 더 포함하는,메모리 액세스 제어 방법
|
| 11 |
11
제10항에 있어서, 상기 R/W 커넥터에 의해, 상기 스케줄러로부터 수신한 상기 스케줄링 결과를 기반으로 상기 헤더 프로세서들에게 메모리 읽기 및 쓰기 경로를 연결하는 단계를 더 포함하는,메모리 액세스 제어 방법
|
| 12 |
12
제10항에 있어서, 상기 스케줄러는, 둘 이상의 서브 스케줄링 단계를 병렬적으로 수행하도록 구성된, 메모리 액세스 제어 방법
|
| 13 |
13
제12항에 있어서, 상기 서브 스케줄링 단계 각각은,우선 순위 정보를 기반으로 우선 순위가 높은 메모리 액세스 요청에 대하여 먼저 스케줄링을 수행하여 우선 할당되도록 하는,메모리 액세스 제어 방법
|
| 14 |
14
제12항에 있어서, 상기 스케줄러는상기 헤더 프로세서들로부터의 메모리 읽기 요청과 메모리 쓰기 요청에 대한 스케줄링을 병렬적으로 수행하는,메모리 액세스 제어 방법
|
| 15 |
15
제12항에 있어서, 상기 스케줄러는,병렬적으로 수행한 상기 스케줄링의 결과들 중 우선순위가 높은 명령을 선택하여 먼저 처리하도록 구성된,메모리 액세스 제어 방법
|
| 16 |
16
제10항에 있어서, 상기 스케줄러는,스케줄링 결과에 따른 경로 정보를 상기 R/W 커넥터로 전송하고, 경로 설정이 완료된 후 타겟 헤더 프로세서에 허가 신호를 전송하도록 구성된,메모리 액세스 제어 방법
|
| 17 |
17
제13항에 있어서, 상기 우선 순위 정보는,메모리 인텐시브 어플리케이션, CPU 인텐시브 어플리케이션, 메모리 읽기 및 메모리 쓰기 중 적어도 두 개 이상을 기반으로 정의되는,메모리 액세스 제어 방법
|
