| 1 |
1
두께가 50 nm 이하이고, 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1
|
| 2 |
2
제1항에 있어서, 상기 그레인 사이즈(A)가 65 nm 이상인, 반도체 배선
|
| 3 |
3
제1항에 있어서, 상기 두께가 0
|
| 4 |
4
제1항에 있어서, 상기 다원소 화합물이 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 또는 Mo2GaC 중에서 선택되는 1종 이상인, 반도체 배선
|
| 5 |
5
제1항에 있어서, 상기 박막이 에피택셜 성장된 증착막인, 반도체 배선
|
| 6 |
6
제1항에 있어서, 상기 박막이 수평(in-plane)방향으로 정렬된 층상형태인, 반도체 배선
|
| 7 |
7
제1항에 있어서, 상기 박막의 일 면에 시드층(seed layer) 또는 라이너층(liner layer)을 더 포함하는, 반도체 배선
|
| 8 |
8
제7항에 있어서, 상기 시드층 또는 라이너층이 TiC, TiN, TaC, TaN, VC, VN, 또는 이들의 조합을 포함하는, 반도체 배선
|
| 9 |
9
두께가 50 nm 이하이고, 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1
|
| 10 |
10
제9항에 있어서, 상기 그레인 사이즈(A)가 65 nm 이상인, 반도체 소자용 전극
|
| 11 |
11
제9항에 있어서, 상기 두께가 0
|
| 12 |
12
제9항에 있어서, 상기 박막이 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 또는 Mo2GaC 중에서 선택되는 1종 이상인, 반도체 소자용 전극
|
| 13 |
13
제9항에 있어서, 상기 박막이 에피택셜 성장된 증착막인, 반도체 소자용 전극
|
| 14 |
14
제9항에 있어서, 상기 박막이 수평(in-plane)방향으로 정렬된 층상형태인, 반도체 소자용 전극
|
| 15 |
15
제9항에 있어서, 상기 전극이 커패시터 전극 또는 트랜지스터 전극을 포함하는, 반도체 소자용 전극
|
| 16 |
16
기판을 준비하는 단계; 및상기 기판의 일 면에 증착으로 에피택셜 성장시킨 하기 화학식 1로 표시되는 다원소 화합물 박막을 형성하는 단계;를 포함하고,상기 다원소 화합물 박막이 두께가 50 nm 이하이고, 두께(B)에 대한 그레인(grain) 사이즈(A)의 비(A/B)가 1
|
| 17 |
17
제16항에 있어서, 상기 증착이 DC 스퍼터링, RF 스퍼터링, 또는 이들 조합을 포함하는, 다원소 화합물 박막의 제조방법
|
| 18 |
18
제16항에 있어서,상기 증착이 650 ℃ 내지 800 ℃에서 수행되는, 다원소 화합물 박막의 제조방법
|
| 19 |
19
제16항에 있어서, 상기 그레인 사이즈(A)가 65 nm 이상인, 다원소 화합물 박막의 제조방법
|
| 20 |
20
제16항에 있어서,상기 다원소 화합물 박막이 V2AlC, V2GaC, V2GeC, V2AsC, V2GaN, V2PC, V3AlC2, V4AlC3, Ti2CdC, Ti2AlC, Ti2GaC, Ti2InC, Ti2TIC, Ti2AlN, Ti2GaN, Ti2InN, Ti2GeC, Ti2SnC, Ti2PbC, Ti2SC, Ti3AlC2, Ti3SiC2, Ti3GeC2, Ti3SnC2, Ti4AlN3, Ti4GaC3, Ti4SiC3, Ti4GeC3, Cr2GaC, Cr2GaN, Cr2AlC, Cr2GeC, Zr2InC, Zr2TlC, Zr2InN, Zr2TlN, Zr2SnC, Zr2PbC, Zr2SC, Nb2AlC, Nb2GaC, Nb2InC, Nb2SnC, Nb2PC, Nb2AsC, Nb2SC, Nb4AlC3, Ta2AlC, Ta2GaC, Ta3AlC2, Ta4AlC3, Hf2InC, Hf2TlC, Hf2SnC, Hf2PbC, Hf2SnN, Hf2SC, Sc2InC, 및 Mo2GaC 중에서 선택되는 1종 이상인, 다원소 화합물 박막의 제조방법
|
| 21 |
21
제16항에 있어서, 상기 다원소 화합물 박막이 수평 방향으로 정렬된 층상형태인, 다원소 화합물 박막의 제조방법
|
| 22 |
22
제16항에 있어서, 상기 다원소 화합물 박막이 반도체 배선 또는 반도체 소자용 전극에 사용되는, 다원소 화합물 박막의 제조방법
|
| 23 |
23
제16항에 있어서,상기 다원소 화합물 박막을 형성하는 단계 이후 상기 다원소 화합물 박막 상에 배리어층을 형성하는 단계를 더 포함하는, 다원소 화합물 박막의 제조방법
|
