| 1 |
1
입력 전류를 버퍼(buffer)하여 전달하는 전류 전달(current conveyor) 스테이지;상기 전류 전달 스테이지가 전달한 전류를 제공받고, 가변 전달 임피던스 이득(variable trans-impedance gain)으로 출력 전압을 형성하여 출력하는 가변 이득 트랜스 임피던스 증폭기 및 상기 전류 전달 스테이지 출력 노드의 전압으로부터 상기 가변 이득 트랜스 임피던스 증폭기의 이득을 제어하는 이득 제어 신호를 형성하여 상기 가변 이득 트랜스 임피던스 증폭기에 제공하는 피드포워드 제어 신호 형성부를 포함하며상기 피드포워드 제어 신호 형성부는, 상기 가변 이득 트랜스 임피던스 증폭기가 상기 입력 전류의 크기에 상응하는 이득을 가지도록 상기 이득 제어 신호를 형성하는 자동 이득 조절 트랜스 임피던스 증폭기
|
| 2 |
2
제1항에 있어서, 상기 전류 전달 스테이지는, 상기 입력 전류가 각각 분할되어 입력되고, 입력된 전류를 출력하는 복수의 전류 버퍼들을 포함하는 자동 이득 조절 트랜스 임피던스 증폭기
|
| 3 |
3
제2항에 있어서, 상기 전류 버퍼는, 입력 노드와 출력 노드에서 각각 연결된 제1 도전형 모디파이드 캐스코드 회로(modified cascode circuit)와, 제2 도전형 모디파이드 캐스코드 회로를 포함하며,상기 제1 도전형 모디파이드 캐스코드 회로는 제1 도전형 트랜지스터들의 제1 페어드 게이트 회로(paired gate circuit)와, 상기 제1 도전형 트랜지스터들의 제3 페어드 게이트 회로를 포함하고, 상기 제1 페어드 게이트 회로와 상기 제3 페어드 게이트 회로는 모디파이드 캐스코드 구조로 연결되며,상기 제2 도전형 모디파이드 캐스코드 회로는 제2 도전형 트랜지스터의 제2 페어드 게이트 회로와, 상기 제2 페어드 게이트 회로, 상기 제2 도전형 트랜지스터의 제4 페어드 게이트 회로를 포함하고, 상기 제2 페어드 게이트 회로와 상기 제4 페어드 게이트 회로는 모디파이드 캐스코드 구조로 연결된 자동 이득 조절 트랜스 임피던스 증폭기
|
| 4 |
4
제1항에 있어서,상기 전류 전달 스테이지 출력 노드의 전압은상기 입력 전류의 크기와 상기 전류 전달 스테이지의 등가 출력 저항의 곱으로 표시되는 자동 이득 조절 트랜스 임피던스 증폭기
|
| 5 |
5
제1항에 있어서,상기 트랜스 임피던스 증폭기는, 증폭기와, 상기 증폭기의 입력과 상기 증폭기의 출력 사이에 피드백(feedback)되어 연결된 저항과, 상기 증폭기의 입력과 상기 증폭기의 출력 사이에 피드백되어 연결된 하나 이상의 이득 조절 가지들을 포함하며, 상기 이득 조절 가지는 저항과, 이득 제어 신호에 의하여 제어되는 스위치가 직렬로 연결된 자동 이득 조절 트랜스 임피던스 증폭기
|
| 6 |
6
제1항에 있어서,상기 피드포워드 제어 신호 형성부는 복수의 제어 신호 형성기를 포함하고, 상기 제어 신호 형성기 각각은 상기 전류 전달 스테이지 출력 노드의 전압 크기에 따라 서로 다른 이득 제어 신호를 형성하여 출력하는 자동 이득 조절 트랜스 임피던스 증폭기
|
| 7 |
7
제6항에 있어서,상기 제어 신호 형성기는, 상기 전류 전달 스테이지 출력 노드의 전압을 제공받고 증폭하여 출력하는 제1 증폭기와, 상기 제1 증폭기의 출력과 기준 전압 사이에 연결되어 상기 제1 증폭기의 출력 신호의 교류 성분을 상기 기준 전압으로 바이패스하는 커패시터를 포함하는 자동 이득 조절 트랜스 임피던스 증폭기
|
| 8 |
8
제7항에 있어서,상기 제어 신호 형성기는, 상기 제1 증폭기에 제공되는 구동 전압에 비하여 큰 구동 전압이 제공되어 상기 제1 증폭기의 출력을 증폭하여 출력하는 제2 증폭기를 더 포함하는 자동 이득 조절 트랜스 임피던스 증폭기
|
| 9 |
9
제1항에 있어서,상기 자동 이득 조절 트랜스 임피던스 증폭기는라이다에 포함된 자동 이득 조절 트랜스 임피던스 증폭기
|
