| 1 |
1
반도체 기판에 형성된 채널저항의 전기회로로,제1포트와 제2포트 사이에, 병렬 연결된 저항 및 커패시터와, 이 병렬 연결된 저항 및 커패시터에 직렬 연결되는 오믹저항이 포함된 제1수동소자부를 포함하는 반도체 채널저항의 전기회로
|
| 2 |
2
제1항에 있어서, 상기 제1포트와 접지 사이에 연결된 제2수동소자부와, 상기 제2포트와 접지 사이에 연결된 제3수동소자부를 추가로 포함하되,상기 제2수동소자부는 저항, 커패시터, 및 병렬연결된 저항과 커패시터 중 하나를 포함하고, 상기 제3수동소자부는 저항, 커패시터, 및 병렬연결된 저항과 커패시터 중 하나를 포함하는 반도체 채널저항의 전기회로
|
| 3 |
3
선택된 기판 항목을 수신하도록 구성된 기판선택부 - 여기서 기판 항목은 SiC 항목과 Si 항목을 포함함;선택된 저항 항목을 수신하도록 구성된 저항선택부 - 여기서 저항 항목은 메인저항 항목, 오믹저항 항목, P1측 기판저항 항목, 및 P2측 기판저항 항목을 포함함; 선택된 커패시터 항목을 수신하도록 구성된 커패시터선택부 - 여기서 커패시터 항목은 메인커패시터 항목, P1측 기판커패시터 항목, P2측 기판커패시터 항목을 포함함; 및상기 선택된 기판 항목, 저항 항목, 및 커패시터 항목으로 전기회로를 구성하는 회로구성부를 포함하는 반도체 채널저항 전기회로 구성장치
|
| 4 |
4
제3항에 있어서, 상기 회로구성부는 상기 기판선택부에서 SiC 기판 항목이 선택되었는지 판단하고;SiC 기판 항목이 선택되었으면, 상기 저항선택부와 커패시터선택부를 통해 메인저항과 메인커패시터가 선택되었는지 판단하여 선택된 메인저항과 메인커패시터를 병렬로 연결하여 P1과 P2 사이에 연결하고; 저항선택부를 통해 오믹저항이 선택되었는지 판단하여 오믹저항이 선택되지 않았으면 상기 P1과 P2 사이에 연결된 상기 병렬연결된 메인저항과 메인커패시터를 최종 회로로 구성하고; 오믹저항이 선택되었으면 선택된 이 오믹저항을 상기 병렬연결된 메인저항 및 메인커패시터와 P1 사이에 직렬 연결하도록 구성되는 반도체 채널저항 전기회로 구성장치
|
| 5 |
5
제3항에 있어서, 상기 회로구성부는 상기 기판선택부에서 Si 기판 항목이 선택되었는지 판단하고;Si 기판 항목이 선택되었으면, 상기 저항선택부와 커패시터선택부를 통해 메인저항과 메인커패시터가 선택되었는지 판단하여 선택된 메인저항과 메인커패시터를 병렬로 연결하여 P1과 P2 사이에 연결하고; 저항선택부를 통해 오믹저항이 선택되었는지 판단하여 오믹저항이 선택되지 않았으면 상기 P1과 P2 사이에 연결된 상기 병렬연결된 메인저항과 메인커패시터를 최종 회로로 구성하고; 오믹저항이 선택되었으면 선택된 이 오믹저항을 상기 병렬연결된 메인저항 및 메인커패시터와 P1 사이에 직렬 연결하고;저항선택부를 통해 P1측 기판저항이 선택되었는지 또는 선택되지 않았는지를 판단하고, 커패시터선택부를 통해 P1측 기판커패시터가 선택되었는지 또는 선택되지 않았는지를 판단하여, 상기 P1측 기판저항과 P1측 기판커패시터가 둘 중 하나만 선택되었는지 모두 선택되었는지 판단하고;상기 둘 중 하나만 선택되었다면 P1과 접지 사이에 상기 선택된 P1측 기판저항 또는 P1측 기판커패시터를 연결하여 최종 회로를 구성하고, 반면에 P1측 기판저항과 P1측 기판커패시터가 모두 선택되었다면 P1측 기판저항과 P1측 기판커패시터를 병렬연결하여 이를 P1과 접지 사이에 연결하여 최종 회로를 구성하도록 구성되는 반도체 채널저항 전기회로 구성장치
|
| 6 |
6
제3항에 있어서, 상기 회로구성부는 상기 기판선택부에서 Si 기판 항목이 선택되었는지 판단하고;Si 기판 항목이 선택되었으면, 상기 저항선택부와 커패시터선택부를 통해 메인저항과 메인커패시터가 선택되었는지 판단하여 선택된 메인저항과 메인커패시터를 병렬로 연결하여 P1과 P2 사이에 연결하고; 저항선택부를 통해 오믹저항이 선택되었는지 판단하여 오믹저항이 선택되지 않았으면 상기 P1과 P2 사이에 연결된 상기 병렬연결된 메인저항과 메인커패시터를 최종 회로로 구성하고, 오믹저항이 선택되었으면 선택된 이 오믹저항을 상기 병렬연결된 메인저항 및 메인커패시터와 P1 사이에 연결하고;저항선택부를 통해 P2측 기판저항이 선택되었는지 또는 선택되지 않았는지를 판단하고, 커패시터선택부를 통해 P2측 기판커패시터가 선택되었는지 또는 선택되지 않았는지를 판단하여, 상기 P2측 기판저항과 P2측 기판커패시터가 둘 중 하나만 선택되었는지 모두 선택되었는지 판단하고;상기 둘 중 하나만 선택되었다면 P2와 접지 사이에 상기 선택된 P2측 기판저항 또는 P2측 기판커패시터를 연결하여 최종 회로를 구성하고, 반면에 P2측 기판저항과 P2측 기판커패시터가 모두 선택되었다면 P2측 기판저항과 P2측 기판커패시터를 병렬연결하여 이를 P2와 접지 사이에 연결하여 최종 회로를 구성하도록 구성되는 반도체 채널저항 전기회로 구성장치
|
| 7 |
7
제3항에 기재된 반도체 채널저항 전기회로 구성장치에서 수행되는 반도체 채널저항 전기회로 구성방법으로,상기 저항선택부와 커패시터선택부를 통해 메인저항과 메인커패시터가 선택되었는지 판단하여 선택된 메인저항과 메인커패시터를 병렬로 연결하여 P1과 P2 사이에 연결하고; 상기 저항선택부를 통해 오믹저항이 선택되었는지 판단하여 오믹저항이 선택되지 않았으면 상기 P1과 P2 사이에 연결된 상기 병렬연결된 메인저항과 메인커패시터를 최종 회로로 구성하고; 오믹저항이 선택되었으면 선택된 이 오믹저항을 상기 병렬연결된 메인저항 및 메인커패시터와 P1 사이에 직렬 연결하고;상기 기판선택부를 통해 반도체 기판이 SiC 기판 또는 Si 기판으로 선택되었는지 판단하여 SiC 기판으로 선택된 것으로 판단된 때 상기 구성된 P1과 P2 사이에 연결된 상기 병렬연결된 메인저항 및 메인커패시터와 직렬 연결된 오믹저항을 최종 회로로 구성하는 것을 포함하는 반도체 채널저항 전기회로 구성방법
|
| 8 |
8
제7항에 있어서, 상기 기판선택부에서 Si 기판 항목이 선택된 것으로 판단된 때, 상기 저항선택부를 통해 P1측 기판저항이 선택되었는지 또는 선택되지 않았는지를 판단하고, 커패시터선택부를 통해 P1측 기판커패시터가 선택되었는지 또는 선택되지 않았는지를 판단하여, 상기 P1측 기판저항과 P1측 기판커패시터가 둘 중 하나만 선택되었는지 모두 선택되었는지 판단하고;상기 둘 중 하나만 선택되었다면 P1과 접지 사이에 상기 선택된 P1측 기판저항 또는 P1측 기판커패시터를 연결하여 최종 회로를 구성하고, 반면에 P1측 기판저항과 P1측 기판커패시터가 모두 선택되었다면 P1측 기판저항과 P1측 기판커패시터를 병렬연결하여 이를 P1과 접지 사이에 연결하여 최종 회로를 구성하는 것을 추가로 포함하는 반도체 채널저항 전기회로 구성방법
|
| 9 |
9
제7항에 있어서, 상기 기판선택부에서 Si 기판 항목이 선택된 것으로 판단된 때, 상기 저항선택부를 통해 P2측 기판저항이 선택되었는지 또는 선택되지 않았는지를 판단하고, 커패시터선택부를 통해 P1측 기판커패시터가 선택되었는지 또는 선택되지 않았는지를 판단하여, 상기 P2측 기판저항과 P2측 기판커패시터가 둘 중 하나만 선택되었는지 모두 선택되었는지 판단하고;상기 둘 중 하나만 선택되었다면 P2와 접지 사이에 상기 선택된 P2측 기판저항 또는 P2측 기판커패시터를 연결하여 최종 회로를 구성하고, 반면에 P측 기판저항과 P2측 기판커패시터가 모두 선택되었다면 P2측 기판저항과 P1측 기판커패시터를 병렬연결하여 이를 P2와 접지 사이에 연결하여 최종 회로를 구성하는 것을 추가로 포함하는 반도체 채널저항 전기회로 구성방법
|
