1 |
1
증폭기;입력 신호 및 출력 신호를 샘플링하기 위한 적어도 하나의 커패시터; 및상기 증폭기와 상기 적어도 하나의 커패시터를 연결하는 스위치부를 포함하고,상기 스위치부는,제1 커패시터와 제2 커패시터를 연결하는 제1 스위치;상기 제2 커패시터와 제3 커패시터를 연결하는 제2 스위치; 및상기 증폭기와 상기 제3 커패시터를 연결하는 제3 스위치를 포함하는, 스위치드-커패시터 적분기
|
2 |
2
제1 항에 있어서,상기 증폭기는,상기 제2 커패시터와 연결되며, 상기 제2 커패시터와 상기 증폭기 사이에 위치한 출력노드를 통해 상기 출력 신호를 전송받는, 스위치드-커패시터 적분기
|
3 |
3
제1 항에 있어서,상기 스위치부는,상기 제1 내지 제3 스위치의 온/오프 상태를 기초로, 상기 적어도 하나의 커패시터의 상기 샘플링 및 적분 여부가 결정되는, 스위치드-커패시터 적분기
|
4 |
4
제2 항에 있어서,상기 제1 스위치 및 상기 제2 스위치는 오프 상태, 상기 제3 스위치는 온 상태인 제1 페이즈;상기 제1 스위치 및 상기 제2 스위치가 온 상태, 상기 제3 스위치는 오프 상태인 제2 페이즈로 구분되는, 스위치드-커패시터 적분기
|
5 |
5
제4 항에 있어서,상기 제1 페이즈에서, 상기 입력 신호는 상기 제1 커패시터에 샘플링되고, 상기 출력 신호는, 상기 증폭기를 거쳐서 상기 제3 커패시터에 샘플링되는, 스위치드-커패시터 적분기
|
6 |
6
제5 항에 있어서,상기 제1 커패시터 및 상기 제3 커패시터에 샘플링되는 샘플링 값은, 각각의 샘플링 산출식에 의해 결정되는, 스위치드-커패시터 적분기
|
7 |
7
제6 항에 있어서,상기 각각의 샘플링 산출식 중 상기 제1 커패시터에 샘플링되는 샘플링 값을 산출하는 상기 샘플링 산출식은,이고,여기서, Q1은 상기 제1 커패시터에 샘플링되는 값을 나타내고, Cs는 상기 제1 커패시터, Vin은 상기 입력 신호인, 스위치드-커패시터 적분기
|
8 |
8
제6 항에 있어서,상기 각각의 샘플링 산출식 중 상기 제3 커패시터에 샘플링되는 샘플링 값을 산출하는 상기 샘플링 산출식은,이고,여기서, Q2는 상기 제3 커패시터에 샘플링되는 값을 나타내고, Cint는 상기 제2 커패시터, k는 상기 증폭기, mCs는 상기 제3 커패시터, Vout은 상기 출력 신호인, 스위치드-커패시터 적분기
|
9 |
9
제4 항에 있어서,상기 제2 페이즈에서, 상기 제1 내지 제3 커패시터에 샘플링된 상기 입력 신호 및 상기 출력 신호는 상기 온 상태인 상기 제1 스위치와 상기 제2 스위치를 통해 적분되는, 스위치드-커패시터 적분기
|
10 |
10
제9 항에 있어서,상기 제1 내지 제3 커패시터의 적분값은, 적분 산출식에 의해 결정되는, 스위치드-커패시터 적분기
|
11 |
11
제10 항에 있어서,상기 적분 산출식은,이고,여기서, Cint는 상기 제2 커패시터, (m+1)Cs는 상기 제1 및 제3 커패시터에 샘플링된 전하들이 공유를 통해 생성된 값이며,상기 적분 산출식 Q2'는, 상기 제1 페이즈에서 샘플링된 상기 제1 커패시터의 샘플링 값과 상기 제3 커패시터의 샘플링 값을 더한 값과 같은, 스위치드-커패시터 적분기
|
12 |
12
제11 항에 있어서,상기 적분값을 전하량 보존 법칙으로 계산하면,이고,여기서 km=m+1로 상기 증폭기와 상기 제1 내지 제3 커패시터 값을 설정하면,를 통해 게인을 얻는, 스위치드-커패시터 적분기
|