맞춤기술찾기

이전대상기술

질화갈륨계 반도체 소자의 제조 방법

  • 기술번호 : KST2022002549
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 게이트 전극과 2차원 전자 가스층을 포함하는 버퍼층 사이에 존재하는 보호막의 일부를 제거하여, 상기 보호막에 와이드 리세스 폭을 형성하고, 형성된 와이드 리세스 폭에 상기 게이트 전극이 형성됨으로써, 상기 게이트 전극의 하단부 양옆에 에어갭층이 형성된다. 이러한 에어갭층은 낮은 유전상수로 인해 게이트 전극의 하단부와 2차원 전자 가스층 사이에서 발생하는 프린징 커패시턴스(fringing capacitance)를 감소시켜 주파수 특성이 향상된 반도체 소자를 제공할 수 있다.
Int. CL H01L 29/66 (2006.01.01) H01L 29/20 (2006.01.01)
CPC H01L 29/66462(2013.01) H01L 29/2003(2013.01)
출원번호/일자 1020200110294 (2020.08.31)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2022-0028792 (2022.03.08) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정현욱 대전광역시 유성구
2 강수철 대전광역시 서구
3 김해천 대전광역시 서구
4 노윤섭 대전광역시 유성구
5 안호균 대전광역시 유성구
6 이상흥 대전광역시 서구
7 임종원 대전광역시 서구
8 장성재 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인지명 대한민국 서울특별시 강남구 남부순환로**** 차우빌딩*층

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2020.08.31 수리 (Accepted) 1-1-2020-0917638-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 2차원 전가 가스(2 Dimensional-Electron-Gas)를 포함하는 버퍼층 및 상기 버퍼층과 이종 접합 구조를 갖는 장벽층을 순차적으로 증착한 후, 상기 장벽층 상에 일정 간격으로 이격된 소스 전극 및 드레인 전극을 증착하는 단계;상기 장벽층, 상기 소스 전극 및 상기 드레인 전극 상에 제1 보호막을 증착한 후, 상기 소스 전극 및 상기 드레인 전극 상에 증착된 상기 제1 보호막을 제거하는 단계;상기 제1 보호막의 제거에 따라 상부로 노출된 상기 소스 전극 및 상기 드레인 전극 상에 배선을 증착한 후, 상기 소스 전극 및 상기 드레인 전극 사이의 상기 제1 보호막 상에 2개의 절연막을 증착하는 단계;상기 2개의 절연막의 하부에 존재하는 상기 제1 보호막이 와이드 리세스(wide recess) 폭을 형성하도록 상기 2개의 절연막 사이의 상기 제1 보호막을 식각하는 단계;상기 제1 보호막의 식각에 의해 상부로 노출된 상기 장벽층 및 상기 절연막 상에 게이트 전극을 증착함에 따라, 상기 장벽층 상에 증착된 게이트 전극의 하단부의 양 옆에 상기 제1 보호막에 형성된 와이드 리세스 폭에 의한 에어갭층을 형성하는 단계; 및상기 배선, 상기 제1 보호막, 상기 절연막 및 상기 게이트 전극 상에 제2 보호막을 증착한 후, 상기 배선 상에 증착된 상기 제2 보호막을 제거하고, 도금 공정을 이용하여, 상기 제2 보호막의 제거에 따라 상부로 노출되는 상기 배선 상에 도금층을 형성하는 단계를 포함하는 질화갈륨계 반도체 소자의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한국전자통신연구원 융합연구단사업 국방 무기체계용 핵심 반도체 부품 자립화 플랫폼 개발