1 |
1
반도체 소자 테스트 샘플을 생성하는 단계;상기 테스트 샘플을 시뮬레이션의 기본 단위인 유닛 셀로 나누는 단계;자가 발열에 의한 온도 증가량을 고려하여 상기 유닛 셀의 위치에 따른 온도를 지정하는 단계;상기 유닛 셀의 트랩 생성 여부를 결정하는 단계; 및트랩이 생성된 유닛 셀의 위치에 기초하여 상기 테스트 샘플의 유전체 양단 간 전류 경로 생성 여부를 확인하는 단계를 포함하는, 반도체 소자 시뮬레이션 방법
|
2 |
2
제1항에 있어서,상기 생성하는 단계는,생성할 테스트 샘플의 개수를 설정하는 단계; 및상기 테스트 샘플의 유전체 정보를 획득하는 단계를 포함하는, 반도체 소자 시뮬레이션 방법
|
3 |
3
제2항에 있어서,상기 유전체 정보는,상기 테스트 샘플의 유전 상수, 활성화 에너지, 두게, 넓이, 전기장 크기 및 주변 온도를 포함하는, 반도체 소자 시뮬레이션 방법
|
4 |
4
제1항에 있어서,상기 지정하는 단계는,상기 유닛 셀의 3차원 좌표에 기초하여 결정되는 자가 발열에 의한 온도 증가량을 획득하는 단계; 및주변 온도와 상기 온도 증가량을 더해 상기 유닛 셀의 온도를 지정하는 단계를 포함하는, 반도체 소자 시뮬레이션 방법
|
5 |
5
제1항에 있어서,상기 트랩 생성 여부를 결정하는 단계는,전기장 및 온도에 따라 결정되는 결합 파괴 확률에 기초하여 트랩 생성 확률을 계산하는 단계; 및상기 트랩 생성 확률에 포아송 분포(Poisson distribution)를 적용하여 상기 트랩 생성 여부를 결정하는 단계를 포함하는, 반도체 소자 시뮬레이션 방법
|
6 |
6
제1항에 있어서,상기 확인하는 단계는,3차원 공간 상에서 트랩이 생성된 유닛 셀이 유전체의 채널 및 게이트 사이 연속적으로 이어졌는지 여부를 확인하는 단계를 포함하는, 반도체 소자 시뮬레이션 방법
|
7 |
7
제1항에 있어서,상기 전류 경로가 생성된 시점에 기초하여 상기 테스트 샘플의 수명을 확인하는 단계를 더 포함하는, 반도체 소자 시뮬레이션 방법
|
8 |
8
하드웨어와 결합되어 제1항 내지 제7항 중 어느 하나의 항의 방법을 실행시키기 위하여 컴퓨터 판독 가능한 기록매체에 저장된 컴퓨터 프로그램
|
9 |
9
인스트럭션들을 포함하는 메모리; 및상기 인스트럭션들을 실행하기 위한 프로세서를 포함하고,상기 프로세서에 의해 상기 인스트럭션들이 실행될 때, 상기 프로세서는,반도체 소자 테스트 샘플을 생성하고,상기 테스트 샘플을 시뮬레이션의 기본 단위인 유닛 셀로 나누고,자가 발열에 의한 온도 증가량을 고려하여 상기 유닛 셀의 위치에 따른 온도를 지정하고,상기 유닛 셀의 트랩 생성 여부를 결정하고,트랩이 생성된 유닛 셀의 위치에 기초하여 상기 테스트 샘플의 유전체 양단 간 전류 경로 생성 여부를 확인하는, 반도체 소자 시뮬레이션 장치
|
10 |
10
제9항에 있어서,상기 프로세서는,생성할 테스트 샘플의 개수를 설정하고,상기 테스트 샘플의 유전체 정보를 획득하는, 반도체 소자 시뮬레이션 장치
|
11 |
11
제10항에 있어서,상기 유전체 정보는,상기 테스트 샘플의 유전 상수, 활성화 에너지, 두게, 넓이, 전기장 크기 및 주변 온도를 포함하는, 반도체 소자 시뮬레이션 장치
|
12 |
12
제9항에 있어서,상기 프로세서는,상기 유닛 셀의 3차원 좌표에 기초하여 결정되는 자가 발열에 의한 온도 증가량을 획득하고,주변 온도와 상기 온도 증가량을 더해 상기 유닛 셀의 온도를 지정하는, 반도체 소자 시뮬레이션 장치
|
13 |
13
제9항에 있어서,상기 프로세서는,전기장 및 온도에 따라 결정되는 결합 파괴 확률에 기초하여 트랩 생성 확률을 계산하고,상기 트랩 생성 확률에 포아송 분포를 적용하여 상기 트랩 생성 여부를 결정하는, 반도체 소자 시뮬레이션 장치
|
14 |
14
제9항에 있어서,상기 프로세서는,3차원 공간 상에서 트랩이 생성된 유닛 셀이 유전체의 채널 및 게이트 사이 연속적으로 이어졌는지 여부를 확인하는, 반도체 소자 시뮬레이션 장치
|
15 |
15
제9항에 있어서,상기 프로세서는,상기 전류 경로가 생성된 시점에 기초하여 상기 테스트 샘플의 수명을 확인하는, 반도체 소자 시뮬레이션 장치
|