| 1 |
1
채널을 통해서 수신된 입력 신호로부터, 제1 데이터 시퀀스 및 제1 등화된 신호를 생성하도록 구성된 등화 회로;상기 제1 등화된 신호로부터 상기 제1 데이터 시퀀스의 오류를 가정함으로써 제2 데이터 시퀀스를 생성하도록 구성된 시퀀스 추정 회로;상기 제1 등화된 신호에 기초하여 상기 오류를 예측하고, 상기 오류가 예측되는 경우, 상기 시퀀스 추정 회로를 인에이블하도록 구성된 오류 예측 회로; 및상기 오류가 검출되는 경우, 상기 제1 데이터 시퀀스 대신 상기 제2 데이터 시퀀스를 출력하도록 구성된 선택 회로를 포함하는 장치
|
| 2 |
2
청구항 1에 있어서,상기 오류 예측 회로는, 단위 구간(unit interval; UI)의 중심에서 상기 제1 등화된 신호의 레벨이 적어도 하나의 범위에 포함되는 경우, 상기 오류가 예측되는 것으로 판정하도록 구성된 것을 특징으로 하는 장치
|
| 3 |
3
청구항 2에 있어서,상기 적어도 하나의 범위는, 심볼 값을 결정하기 위한 적어도 하나의 문턱값을 포함하는 것을 특징으로 하는 장치
|
| 4 |
4
청구항 1에 있어서,상기 시퀀스 추정 회로는, 상기 입력 신호에 대응하는 비등화된(non-equalized) 신호로부터 적어도 하나의 심볼 값을 설정함으로써 상기 제2 데이터 시퀀스를 생성하도록 구성된 부분 등화기를 포함하는 것을 특징으로 하는 장치
|
| 5 |
5
청구항 4에 있어서,상기 시퀀스 추정 회로는, 상기 제1 등화된 신호로부터 상기 비등화된 신호를 생성하도록 구성된 역등화기를 더 포함하는 것을 특징으로 하는 장치
|
| 6 |
6
청구항 1에 있어서,상기 시퀀스 추정 회로는, 상기 제2 데이터 시퀀스에 대응하는 제2 등화된 신호를 생성하도록 구성되고,상기 제1 데이터 시퀀스, 상기 제1 등화된 신호, 상기 제2 데이터 시퀀스 및 상기 제2 등화된 신호에 기초하여 상기 오류를 검출하도록 구성된 오류 검출 회로를 더 포함하는 장치
|
| 7 |
7
청구항 6에 있어서,상기 오류 검출 회로는, 상기 제1 등화된 신호와 상기 제1 데이터 시퀀스에 기초한 제1 유클리드 거리(Euclidean distance) 및 상기 제2 등화된 신호와 상기 제2 데이터 시퀀스에 기초하여 제2 유클리드 거리에 기초하여 상기 오류를 검출하도록 구성된 것을 특징으로 하는 장치
|
| 8 |
8
청구항 7에 있어서,상기 오류 검출 회로는, 상기 제1 유클리드 거리가 상기 제2 유클리드 거리보다 큰 경우, 상기 오류의 발생을 판정하도록 구성된 것을 특징으로 하는 장치
|
| 9 |
9
채널을 통해서 수신된 일련의 심볼들을 포함하는 입력 신호를 처리하도록 구성된 장치로서,DFE(decision feedback equalizer)에 기초하여, 상기 입력 신호로부터 제1 데이터 시퀀스를 생성하도록 구성된 등화 회로;DFE에 기초하여, 상기 제1 데이터 시퀀스에 포함된 적어도 하나의 제1 심볼 값과 상이한 적어도 하나의 제2 심볼 값을 포함하는 제2 데이터 시퀀스를 상기 입력 신호에 대응하는 비등화된 신호로부터 생성하도록 구성된 시퀀스 추정 회로; 및상기 제1 데이터 시퀀스의 오류가 검출되는 경우, 상기 제1 데이터 시퀀스 대신 상기 제2 데이터 시퀀스를 출력하도록 구성된 선택 회로를 포함하는 장치
|
| 10 |
10
청구항 9에 있어서,상기 시퀀스 추정 회로는, 상기 적어도 하나의 제2 심볼 값을 상기 적어도 하나의 제1 심볼 값과 상이한 값으로 설정하도록 구성된 것을 특징으로 하는 장치
|
| 11 |
11
청구항 9에 있어서,상기 등화 회로는, 상기 제1 데이터 시퀀스에 대응하는 제1 등화된 신호를 생성하도록 구성되고,상기 시퀀스 추정 회로는, 상기 제2 데이터 시퀀스에 대응하는 제2 등화된 신호를 생성하도록 구성되고,상기 제1 등화된 신호 및 상기 제2 등화된 신호에 기초하여 상기 오류를 검출하도록 구성된 오류 검출 회로를 더 포함하는 장치
|
| 12 |
12
청구항 11에 있어서,상기 제1 등화된 신호에 기초하여 상기 오류를 예측하고, 상기 오류가 예측되는 경우, 상기 시퀀스 추정 회로를 인에이블하도록 구성된 오류 예측 회로를 더 포함하는 장치
|
| 13 |
13
청구항 12에 있어서,상기 오류 검출 회로는, 상기 제1 등화된 신호와 상기 제1 데이터 시퀀스에 기초한 제1 유클리드 거리(Euclidean distance) 및 상기 제2 등화된 신호와 상기 제2 데이터 시퀀스에 기초하여 제2 유클리드 거리에 기초하여 상기 오류를 검출하도록 구성된 것을 특징으로 하는 장치
|
| 14 |
14
채널을 통해서 수신된 일련의 심볼들을 포함하는 입력 신호를 처리하는 방법으로서,채널 등화에 기초하여, 상기 입력 신호로부터 제1 데이터 시퀀스 및 제1 등화된 신호를 생성하는 단계;상기 제1 등화된 신호에 기초하여 상기 제1 데이터 시퀀스의 오류를 예측하는 단계;상기 오류가 예측되는 경우, 상기 채널 등화에 기초하여 상기 입력 신호에 대응하는 비등화된(non-equalized) 신호로부터 제2 데이터 시퀀스를 생성하는 단계;상기 제1 데이터 시퀀스에서 오류를 검출하는 단계; 및상기 오류가 검출되는 경우, 상기 제1 데이터 시퀀스 대신 상기 제2 데이터 시퀀스를 출력하는 단계를 포함하는 방법
|
| 15 |
15
청구항 14에 있어서,상기 오류를 예측하는 단계는,상기 제1 등화된 신호의 레벨을 적어도 하나의 범위와 비교하는 단계; 및상기 제1 등화된 신호의 레벨이 상기 적어도 하나의 범위에 포함되는 경우, 상기 오류가 예측되는 것으로 판정하는 단계를 포함하는 것을 특징으로 하는 방법
|
| 16 |
16
청구항 15에 있어서,상기 적어도 하나의 범위는, 심볼 값을 결정하기 위한 적어도 하나의 문턱값을 포함하는 것을 특징으로 하는 장치
|
| 17 |
17
청구항 14에 있어서,상기 제2 데이터 시퀀스를 생성하는 단계는,상기 제2 데이터 시퀀스에 포함된 적어도 하나의 제2 심볼 값에 상기 제1 데이터 시퀀스에 포함된 적어도 하나의 제1 심볼 값과 상이한 값을 설정하는 단계; 및상기 비등화된 신호 및 상기 적어도 하나의 제2 심볼 값에 기초하여, 상기 제2 데이터 시퀀스를 생성하는 단계를 포함하는 것을 특징으로 하는 방법
|
| 18 |
18
청구항 17에 있어서,상기 제2 데이터 시퀀스를 생성하는 단계는, 상기 제1 등화된 신호로부터 상기 비등화된 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법
|
| 19 |
19
청구항 14에 있어서,상기 제2 데이터 시퀀스에 대응하는 제2 등화된 신호를 생성하는 단계를 더 포함하고,상기 오류를 검출하는 단계는, 상기 제1 등화된 신호와 상기 제1 데이터 시퀀스에 기초한 제1 유클리드 거리(Euclidean distance)를 계산하는 단계;상기 제2 등화된 신호와 상기 제2 데이터 시퀀스에 기초하여 제2 유클리드 거리를 계산하는 단계; 및상기 제1 유클리드 거리 및 상기 제2 유클리드 거리에 기초하여 상기 오류를 검출하는 단계를 포함하는 것을 특징으로 하는 방법
|
| 20 |
20
청구항 14에 있어서,상기 제1 데이터 시퀀스 및 상기 제1 등화된 신호를 생성하는 단계 및 상기 제2 데이터 시퀀스를 생성하는 단계는, DFE(decision feedback equalizer)에 기초한 것을 특징으로 하는 방법
|
