| 1 |
1
아날로그 입력 신호를 출력하는 아날로그 회로; 및상기 아날로그 입력 신호를 제공받고, 보정 커패시터가 연결된 제1 커패시터와 상기 보정 커패시터가 연결되지 않은 제2 커패시터를 포함하는 제1 커패시터 어레이와, 상기 제1 커패시터와 상기 제2 커패시터를 포함하는 제2 커패시터 어레이를 이용하여 상기 아날로그 입력 신호에 대응하는 디지털 출력 신호를 출력하는 아날로그 디지털 변환기를 포함하되,상기 아날로그 디지털 변환기는,상기 보정 커패시터에 제1 보정 전압을 제공하여 상기 제1 커패시터의 커패시턴스를 보정하고,상기 보정된 제1 커패시터의 커패시턴스를 이용하여 상기 아날로그 입력 신호에 대응하는 디지털 출력 신호를 출력하는 아날로그 디지털 변환 장치
|
| 2 |
2
제 1항에 있어서,상기 아날로그 디지털 변환기는,상기 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스를 비교하고,상기 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스의 비교 결과에 기초하여, 상기 보정 커패시터에 상기 제1 보정 전압을 제공하는 아날로그 디지털 변환 장치
|
| 3 |
3
제 1항에 있어서,상기 아날로그 디지털 변환기는,상기 제1 커패시터에 제1 기준 전압을 제공하고 상기 제2 커패시터에 상기 제1 기준 전압과 크기는 같으나 반대 부호를 갖는 제2 기준 전압을 제공하여, 상기 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스를 비교하고,상기 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스의 비교 결과에 기초하여, 상기 보정 커패시터에 상기 제1 보정 전압을 제공하는 아날로그 디지털 변환 장치
|
| 4 |
4
제 3항에 있어서,상기 아날로그 디지털 변환기는,상기 제1 커패시터의 커패시턴스가 상기 제2 커패시터의 커패시턴스보다 크면, 상기 보정 커패시터에 상기 제2 기준 전압과 동일한 부호를 갖는 상기 제1 보정 전압을 제공하고,상기 제1 커패시터의 커패시턴스가 상기 제2 커패시터의 커패시턴스보다 작으면, 상기 보정 커패시터에 상기 제1 기준 전압과 동일한 부호를 갖는 상기 제1 보정 전압을 제공하는 아날로그 디지털 변환 장치
|
| 5 |
5
제 1항에 있어서,상기 제1 보정 전압의 크기는 상기 제1 기준 전압의 크기의 (1/2)^n(n은 자연수)인 아날로그 디지털 변환 장치
|
| 6 |
6
제 1항에 있어서,상기 보정 커패시터는 서로 동일한 커패시턴스를 갖는 제1 보정 커패시터와 제2 보정 커패시터를 포함하고,상기 아날로그 디지털 변환기는, 상기 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스의 비교 결과에 기초하여, 상기 제1 보정 커패시터에 상기 제1 보정 전압을 제공하고, 상기 보정된 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스를 비교하고,상기 보정된 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스의 비교 결과에 기초하여, 상기 제2 보정 커패시터에 상기 제1 보정 전압과 다른 제2 보정 전압을 제공하는 아날로그 디지털 변환 장치
|
| 7 |
7
제 6항에 있어서,상기 아날로그 디지털 변환기는,상기 제1 보정 커패시터에 상기 제1 보정 전압을 제공하고 상기 제1 커패시터에 제1 기준 전압을 제공하고 상기 제2 커패시터에 상기 제1 기준 전압과 크기는 같으나 반대 부호를 갖는 제2 기준 전압을 제공하여, 상기 보정된 제1 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스를 비교하는 아날로그 디지털 변환 장치
|
| 8 |
8
제 1항에 있어서,상기 제1 커패시터는 서로 다른 제1 상위 커패시터와 제2 상위 커패시터를 포함하고,상기 보정 커패시터는 상기 제1 상위 커패시터에 연결된 제1 보정 커패시터와 상기 제2 상위 커패시터에 연결된 제2 보정 커패시터를 포함하고,상기 아날로그 디지털 변환기는,상기 제1 보정 커패시터에 상기 제1 보정 전압을 제공하여 상기 제1 상위 커패시터의 커패시턴스를 보정하고,상기 보정된 제1 상위 커패시터의 커패시턴스와 상기 제2 커패시터의 커패시턴스를 이용하여 상기 제2 상위 커패시터를 보정하는 아날로그 디지털 변환 장치
|
| 9 |
9
제 8항에 있어서,상기 아날로그 디지털 변환기는,상기 제1 상위 커패시터의 커패시턴스를 보정하는 동안 상기 제2 상위 커패시터에 공통 모드 전압을 제공하는 아날로그 디지털 변환 장치
|
| 10 |
10
제 8항에 있어서,상기 아날로그 디지털 변환기는,상기 제2 상위 커패시터에 제1 기준 전압을 제공하고 상기 제1 보정 커패시터에 상기 제1 보정 전압을 제공하고 상기 제1 상위 커패시터와 상기 제2 커패시터에 상기 제1 기준 전압과 크기는 같으나 반대 부호를 갖는 제2 기준 전압을 제공하여, 상기 제2 상위 커패시터의 커패시턴스와 상기 보정된 제1 상위 커패시터의 커패시턴스 및 상기 제2 커패시터의 커패시턴스의 합을 비교하고,상기 제2 상위 커패시터의 커패시턴스와 상기 보정된 제1 상위 커패시터의 커패시턴스 및 상기 제2 커패시터의 커패시턴스의 합의 비교 결과에 기초하여, 상기 제2 보정 커패시터에 상기 제1 보정 전압과 다른 제2 보정 전압을 제공하는 아날로그 디지털 변환 장치
|
| 11 |
11
제공되는 아날로그 입력 신호에 대응하는 디지털 출력 신호의 상위 비트들을 결정하는데 이용되는 복수의 상위 커패시터들;상기 복수의 상위 커패시터들 중 적어도 일부에 연결되는 복수의 보정 커패시터들;상기 디지털 출력 신호의 하위 비트들을 결정하는데 이용되는 복수의 하위 커패시터들; 및제1 기준 전압 및 제2 기준 전압을 제공받아 상기 제1 기준 전압의 (1/2)^n(n은 자연수)배인 제1 차동 기준 전압과 상기 제2 기준 전압의 (1/2)^n배인 제2 차동 기준 전압을 생성하는 차동 기준 전압 생성 로직을 포함하고,상기 복수의 보정 커패시터들은 상기 차동 기준 전압 생성 로직으로부터 상기 제1 차동 기준 전압 및 상기 제2 차동 기준 전압 중 어느 하나를 제공받고,상기 보정 커패시터들은 상기 복수의 상위 커패시터들의 커패시턴스가 2진 가중 구조를 갖도록 하고, 상기 복수의 보정 커패시터들과 상기 복수의 하위 커패시터들은 동일한 커패시턴스를 갖는 아날로그 디지털 변환 장치
|
| 12 |
12
제 11항에 있어서,상기 복수의 상위 커패시터들은, 상기 복수의 보정 커패시터들을 포함하는 복수의 제1 가변 커패시터들과 상기 복수의 보정 커패시터들을 포함하지 않는 복수의 제1 비가변 커패시터를 포함하고,상기 복수의 제1 상위 커패시터들 중 어느 하나를 선택하는 선택 신호를 출력하는 보정 로직과,상기 선택 신호에 따라 상기 복수의 하위 커패시터들과 상기 복수의 제2 상위 커패시터들을 상기 제1 기준 전압과 공통 모드 전압 중 어느 하나에 접속시키는 제1 스위치와,상기 보정 신호에 따라 상기 복수의 가변 커패시터들 중 선택된 어느 하나를 상기 제2 기준 전압과 상기 공통 모드 전압 중 어느 하나에 접속시키는 제2 스위치를 포함하는 아날로그 디지털 변환 장치
|
| 13 |
13
제 12항에 있어서,상기 제2 스위치는, 상기 선택 신호에 따라 상기 복수의 제2 하위 커패시터들 중 어느 하나에 상기 제1 기준 전압을 접속시키고 나머지 복수의 제2 하위 커패시터들에 상기 공통 모드 전압을 접속시키는 아날로그 디지털 변환 장치
|
| 14 |
14
제 11항에 있어서, 상기 제1 차동 기준 전압은 서로 다른 제1-1 차동 기준 전압과 제1-2 차동 기준 전압을 포함하고,상기 제2 차동 기준 전압은 서로 다른 제2-1 차동 기준 전압과 제2-2 차동 기준 전압을 포함하고,상기 복수의 보정 커패시터들은 상기 제1-1 차동 기준 전압과 상기 제2-1 차동 기준 전압 중 어느 하나에 연결되는 제1 보정 커패시터와 상기 제2-1 차동 기준 전압과 상기 제2-2 차동 기준 전압 중 어느 하나에 연결되는 제2 보정 커패시터를 포함하는 아날로그 디지털 변환 장치
|
| 15 |
15
제 11항에 있어서,상기 차동 기준 전압 생성 로직은, 직렬로 연결된 복수의 저항들을 포함하고, 상기 복수의 저항들에 의해 상기 제1 차동 기준 전압과 상기 제2 차동 기준 전압을 생성하는 아날로그 디지털 변환 장치
|
| 16 |
16
제 11항에 있어서,상기 복수의 보정 커패시터들의 개수는 상기 제1 차동 기준 전압의 개수 및 상기 제2 차동 기준 전압의 개수보다 작은 아날로그 디지털 변환 장치
|
| 17 |
17
제 11항에 있어서,상기 복수의 하위 커패시터들의 개수는 상기 제1 차동 기준 전압의 개수 및 상기 제2 차동 기준 전압의 개수와 동일한 아날로그 디지털 변환 장치
|
| 18 |
18
제 11항에 있어서,상기 복수의 하위 커패시터들의 개수는 상기 제1 차동 기준 전압의 개수 및 상기 제2 차동 기준 전압의 개수보다 작은 아날로그 디지털 변환 장치
|
| 19 |
19
제1 커패시턴스를 갖는 제1 보정 커패시터를 포함하는 제1 가변 커패시터, 상기 제1 보정 커패시터를 포함하지 않는 제1 비가변 커패시터 및 제1 하위 커패시터를 포함하는 제1 커패시터 어레이;상기 제1 커패시턴스를 제2 보정 커패시터를 포함하는 제2 가변 커패시터, 상기 제2 보정 커패시터를 포함하지 않는 제2 비가변 커패시터 및 제2 하위 커패시터를 포함하는 제2 커패시터 어레이;상기 제1 커패시터 어레이의 출력이 연결된 제1 노드와 상기 제2 커패시터 어레이의 출력이 연결된 제2 노드를 포함하는 비교기;복수의 저항들이 직렬로 연결되어 제1 기준 전압을 분배한 제1 차동 기준 전압과 제2 기준 전압을 분배한 제2 차동 기준 전압을 생성하는 저항 스트링; 및상기 비교기의 제1 출력 신호에 따라, 상기 제1 보정 커패시터 및 상기 제2 보정 커패시터 중 어느 하나에 상기 제1 차동 기준 전압 및 상기 제2 차동 기준 전압 중 어느 하나를 접속시키는 보정 로직을 포함하고,상기 제1 가변 커패시터는 상기 제1 보정 커패시터에 의해 그 커패시턴스가 변하고,상기 제2 가변 커패시터는 상기 제2 보정 커패시터에 의해 그 커패시턴스가 변하고,상기 제1 하위 커패시터와 상기 제2 하위 커패시터는 상기 제1 커패시턴스를 갖고,상기 제1 가변 커패시터의 커패시턴스와 상기 제1 비가변 커패시터의 커패시턴스는 상기 제1 보정 커패시터에 의해 이진 가중 구조를 갖고, 상기 제2 가변 커패시터의 커패시턴스와 상기 제2 비가변 커패시터의 커패시턴스는 상기 제2 보정 커패시터에 의해 이진 가중 구조를 갖는 아날로그 디지털 변환 장치
|
| 20 |
20
제 19항에 있어서,상기 제1 하위 커패시터는 제1-1 하위 커패시터와 제1-2 하위 커패시터를 포함하고,상기 제2 하위 커패시터는 제2-1 하위 커패시터와 제2-2 하위 커패시터를 포함하고,상기 제1 커패시터 어레이는,상기 제1 가변 커패시터와 상기 제1 비가변 커패시터를 아날로그 입력 신호, 공통 모드 전압, 상기 제1 기준 전압 및 상기 제2 기준 전압 중 어느 하나에 접속시키는 제1 스위치를 포함하고,상기 제1-1 하위 커패시터에 상기 아날로그 입력 신호, 상기 공통 모드 전압, 상기 제1 차동 기준 전압 및 상기 제2 차동 기준 전압 중 어느 하나에 접속시키는 제2 스위치를 포함하고,상기 제1-2 하위 커패시터에 상기 공통 모드 전압, 상기 제1 차동 기준 전압 및 상기 제2 차동 기준 전압 중 어느 하나에 접속시키는 제3 스위치를 포함하고,상기 제2 커패시터 어레이는,상기 제2 가변커패시터와 상기 제2 비가변 커패시터를 상기 아날로그 입력 신호, 상기 공통 모드 전압, 상기 제1 기준 전압 및 상기 제2 기준 전압 중 어느 하나에 접속시키는 제4 스위치를 포함하고,상기 제2-1 하위 커패시터에 상기 아날로그 입력 신호, 상기 공통 모드 전압, 상기 제1 차동 기준 전압 및 상기 제2 차동 기준 전압 중 어느 하나에 접속시키는 제5 스위치를 포함하고,상기 제2-2 하위 커패시터에 상기 공통 모드 전압, 상기 제1 차동 기준 전압 및 상기 제2 차동 기준 전압 중 어느 하나에 접속시키는 제6 스위치를 포함하는 아날로그 디지털 변환 장치
|
