1 |
1
디셋단과 출력단을 통해 반도체 소자가 연결되어 상기 반도체 소자를 구동하는 게이트 드라이버; 및상기 출력단과 상기 반도체 소자 사이에 연결되는 프리-디셋 스위치;를 포함하며,상기 게이트 드라이버는, 상기 반도체 소자에 단락 전류가 발생해 상기 디셋단의 전압이 제1기준치에 다다르면, 프리-디셋 스위치를 닫아, 게이트 전압을 1차적으로 감소시키고, 상기 디셋단의 전압이 상기 제1기준치보다 높은 제2기준치에 다다르면, 자체적으로 상기 게이트 전압을 감소시키는 소프트 턴 오프를 수행하는 것을 특징으로 하는 전력 반도체의 보호회로
|
2 |
2
제1항에 있어서,입력단이 상기 디셋단과 상기 출력단 각각에 연결되는 연산증폭기; 및상기 연산증폭기의 입력단과 상기 출력단 사이에 연결되는 전압원;을 더 포함하고,상기 제1기준치는, 상기 전압원의 전압인 것을 특징으로 하는 전력 반도체의 보호회로
|
3 |
3
제1항에 있어서,상기 프리-디셋 스위치와 상기 반도체 소자 사이에 연결되는 제1저항;을 더 포함하는 것을 특징으로 하는 전력 반도체의 보호회로
|
4 |
4
제1항에 있어서,상기 디셋단과 상기 반도체 소자 사이에 연결되는 제2저항; 및상기 제2저항과 상기 반도체 소자 사이에 상기 제2저항과 직렬로 연결되는 디셋 다이오드;를 더 포함하는 것을 특징으로 하는 전력 반도체의 보호회로
|
5 |
5
제1항에 있어서,상기 반도체 소자는, 갈륨나이트라이드(GaN), 실리콘 카바이드(SiC) 또는 실리콘(Si) 전력 반도체 소자인 것을 특징으로 하는 전력 반도체의 보호회로
|