| 1 |
1
실시간으로 출력되는 출력 주파수의 위상 에지와 기준 주파수의 위상 에지를 비교하여 주파수 차이를 조절하는 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프에 있어서,상기 기준 주파수의 위상 에지와 상기 출력 주파수가 N분주된 위상 에지를 비교하여 오차 값을 출력하는 시간 디지털 변환기(TDC: Time to Digital Converter);상기 오차 값을 입력 받아 저역 대역 필터링을 수행하여 상기 주파수 차이를 조절하기 위한 제어 값을 출력하는 디지털 루프필터(DLF: Digital Loop Filter); 및상기 제어 값을 입력 받아 PMOS array의 전류 조절을 수행하여 상기 출력 주파수를 제어하는 디지털 제어 발진기(DC0: Digital Controlled Oscillator)를 포함하는 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프
|
| 2 |
2
제 1 항에 있어서,상기 시간 디지털 변환기(TDC)는,상기 출력 주파수의 위상 에지가 상기 기준 주파수보다 앞서면 양의 오차 값을 출력하고, 뒤쳐지면 음의 오차 값을 산출하는 BBTDC(Bang bang TDC)를 더 포함하는 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프
|
| 3 |
3
제 1 항에 있어서,상기 디지털 루프필터(DLF)는,상기 오차 값을 입력 받아 상기 루프 대역폭 이득을 조절하기 위한 루프 대역폭 부스트(LBW boost: Loop Bandwidth boost)를 더 포함하는 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프
|
| 4 |
4
제 3 항에 있어서,상기 루프 대역폭 부스트(LBW)는,상기 루프가 시작하는 시점에서 위상 오차가 클 때는 대역폭 이득(digital gain)을 키우고 루프 대역폭을 키우고,상기 루프가 완료되는 시점에서 위상 오차가 적을 때는 대역폭 이득(digital gain)을 줄여 루프 대역폭을 줄이는 것을 특징으로 하는 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프
|
| 5 |
5
제 4 항에 있어서,상기 적응형 부스터는,상기 루프가 시작해서 완료되는 시점까지 상기 대역폭 이득(digital gain)을 조정하여 상기 기준 주파수와 상기 출력 주파수의 동작 환경에 따라 상기 루프 대역폭(Loop Bandwidth)을 적응형으로 변화시키는 것을 특징으로 하는 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프
|
| 6 |
6
제 1 항에 있어서,상기 디지털 제어 발진기의 출력 주파수를 상기 기준 주파수의 대역폭으로 조절하는 N분주기(N divider)를 더 포함하고,상기 N분주기는 위상 동기(phase loop)를 수행하는 경우,[출력 주파수 = 기준 주파수 * N] 의 수식을 만족하는 것을 특징으로 하는 루프 대역폭 이득의 적응형 부스터를 구비한 위상 동기 루프
|
| 7 |
7
제 1 항 내지 제 6 항 중 어느 한 항의 방법을 프로그램으로 구현하기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 기록매체
|
