1 |
1
디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로에 있어서,제1 박막 트랜지스터부;상기 제1 박막 트랜지스터부와 상호 연결되는 제2 박막 트랜지스터부; 및상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부의 오프 전류 차이에 따른 출력 전압에 기반하여 상기 온도를 측정하는 온도 측정부를 포함하는 것을 특징으로 하는온도 센서 회로
|
2 |
2
제1항에 있어서,상기 제1 박막 트랜지스터부는 P형 LTPS(Low-Temperature Polycrystaline Silicon) 박막 트랜지스터를 포함하고,상기 제2 박막 트랜지스터부는 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터를 포함하며,상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 서로 다른 유형의 박막 트랜지스터인 것을 특징으로 하는온도 센서 회로
|
3 |
3
제1항에 있어서,상기 제1 박막 트랜지스터부는 제1 드레인단, 제1 게이트단, 제1 소스단을 포함하고,상기 제2 박막 트랜지스터부는 제2 드레인단, 제2 게이트단, 제2 소스단을 포함하고, 상기 제2 드레인단을 통해 상기 제1 드레인단과 연결 부위를 형성하며,상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 상기 연결 부위를 통해 상기 출력 전압을 출력하는 것을 특징으로 하는온도 센서 회로
|
4 |
4
제3항에 있어서,상기 제1 박막 트랜지스터부는 상기 제1 게이트단을 통해 제1 바이어스 전압을 인가받고,상기 제2 박막 트랜지스터부는 상기 제2 게이트단을 통해 제2 바이어스 전압을 인가받으며,상기 제1 바이어스 전압과 상기 제2 바이어스 전압은 서로 다른 유형의 바이어스 전압인 것을 특징으로 하는온도 센서 회로
|
5 |
5
제4항에 있어서,상기 제1 박막 트랜지스터부 및 상기 제2 박막 트랜지스터부는 상기 서로 다른 유형의 바이어스 전압에 기반하여 오프 상태로 설정되는 것을 특징으로 하는온도 센서 회로
|
6 |
6
제3항에 있어서,상기 제1 박막 트랜지스터부는 상기 제1 게이트단과 상기 제1 소스단이 연결되고,상기 제2 박막 트랜지스터부는 상기 제2 게이트단을 통해 제2 바이어스 전압을 인가받거나 상기 제2 게이트단과 상기 제2 소스단이 연결되는 것을 특징으로 하는온도 센서 회로
|
7 |
7
제6항에 있어서,상기 연결 부위에 연결되는 제3 박막 트랜지스터부를 더 포함하고,상기 제3 박막 트랜지스터부는 제3 드레인단, 제3 게이트단 및 제3 소스단을 포함하며, 상기 제3 게이트단에 인가되는 바이어스 전압에 따라 상기 출력 전압을 제어하는 것을 특징으로 하는온도 센서 회로
|
8 |
8
제1항에 있어서,상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 서로 다른 채널 길이를 갖고,상기 제1 박막 트랜지스터부의 채널 길이는 상기 제2 박막 트랜지스터부의 채널 길이에 대비하여 짧은 것을 특징으로 하는온도 센서 회로
|
9 |
9
제1항에 있어서,상기 온도 측정부는 상기 제1 박막 트랜지스터부에 인가되는 드레인 전압의 크기에 비례하는 상기 출력 전압의 크기 변화에 따라 상기 온도의 변화를 측정하는 것을 특징으로 하는온도 센서 회로
|
10 |
10
제1항에 있어서,상기 제1 박막 트랜지스터부는버퍼층 상에 형성되는 제1 채널층;상기 제1 채널층의 양 옆에 위치하는 제1 드레인 전극 및 제1 소스 전극;상기 제1 채널층 상에 형성되는 제1 게이트 절연층; 및상기 제1 게이트 절연층 상에 형성되는 제1 게이트 전극을 포함하는 것을 특징으로 하는온도 센서 회로
|
11 |
11
제10항에 있어서,상기 제2 박막 트랜지스터부는상기 버퍼층 상에 형성되는 제2 게이트 절연층;상기 제2 게이트 절연층 상에 형성되는 제2 게이트 전극;상기 제2 게이트 전극 상에 형성되는 중간층;상기 중간층 상에 형성되는 제2 채널층;상기 제2 채널층 상에 형성되는 제2 드레인 전극 및 제2 소스 전극;상기 제2 드레인 전극 및 제2 소스 전극 상에 형성되는 제3 게이트 절연층;상기 제3 게이트 절연층 상에 형성되는 제3 게이트 전극; 및상기 제3 게이트 전극 상에 형성되는 패시베이션층을 포함하는 것을 특징으로 하는온도 센서 회로
|
12 |
12
제11항에 있어서,상기 제1 게이트 전극은 상기 제2 게이트 전극과 동일한 금속층을 공유하여 형성되고,상기 제1 드레인 전극 및 상기 제1 소스 전극은 상기 제2 드레인 전극 및 제2 소스 전극과 동일한 금속층을 공유하여 형성되는 것을 특징으로 하는온도 센서 회로
|
13 |
13
디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 어레이 회로에 있어서,기판 상에 형성된 제1항 내지 제12항 중 어느 한 항에 따른 온도 센서회로; 상기 온도 센서회로에 게이트 전압을 선택적으로 인가하는 게이트 드라이버부를 포함하고,상기 온도 센서회로는 상기 온도 센서 어레이 회로의 가로 및 세로의 길이에 따라 복수로 포함되는 것을 특징으로 하는온도 센서 어레이 회로
|
14 |
14
복수의 온도 센서 회로를 포함하는 디스플레이 장치에 있어서, 기판 상에 형성된 제1항 내지 제12항 중 어느 한 항에 따른 온도 센서 회로; 및 상기 온도 센서 회로와 전기적으로 연결된 디스플레이 소자를 포함하는 것을 특징으로 하는디스플레이 장치
|
15 |
15
제14항에 있어서,상기 디스플레이 소자는 유기 발광 소자 및 무기 발광 소자 중 어느 하나의 발광 소자인 것을 특징으로 하는디스플레이 장치
|