맞춤기술찾기

이전대상기술

실리콘 포토닉스 기반 광송신기

  • 기술번호 : KST2022005237
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 실리콘 포토닉스 기반 광송신기가 개시된다. 실리콘 포토닉스 기반 광송신기는 차동 구동을 위한 두 개의 위상천이기를 포함하고 있는 GSG(Ground Signal Ground) 전극 배열의 광변조기 칩; 상기 두 개의 위상천이기 각각에 연결된 GSG 전극에서 두 개의 그라운드 메탈 전극을 서로 연결시키기 위한 주기적 패턴의 메탈 전극을 포함하는 서브 기판; 및 상기 광변조기 칩의 그라운드 메탈 전극과 상기 서브 기판의 주기적 패턴의 메탈 전극을 연결하기 위하여 상기 서브 기판의 메탈 전극과 동일한 주기적 패턴을 가지는 솔더 범프(Solder Bump)를 포함할 수 있다.
Int. CL H04B 10/548 (2013.01.01) H04B 10/572 (2013.01.01) H04B 10/50 (2013.01.01)
CPC
출원번호/일자 1020210038009 (2021.03.24)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2022-0060975 (2022.05.12) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020200146869   |   2020.11.05
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2022.02.17)
심사청구항수 19

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 유상화 대전광역시 유성구
2 박혁 대전광역시 유성구
3 이준기 세종특별자치시 가온로 *, *

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 무한 대한민국 서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2021.03.24 수리 (Accepted) 1-1-2021-0346080-75
2 [심사청구]심사청구서·우선심사신청서
2022.02.17 수리 (Accepted) 1-1-2022-0179235-16
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
차동 구동을 위한 두 개의 위상천이기를 포함하고 있는 GSG(Ground Signal Ground) 전극 배열의 광변조기 칩;상기 두 개의 위상천이기 각각에 연결된 GSG 전극에서 두 개의 그라운드 메탈 전극을 서로 연결시키기 위한 주기적 패턴의 메탈 전극을 포함하는 서브 기판; 및상기 광변조기 칩의 그라운드 메탈 전극과 상기 서브 기판의 주기적 패턴의 메탈 전극을 연결하기 위하여 상기 서브 기판의 메탈 전극과 동일한 주기적 패턴을 가지는 솔더 범프(Solder Bump)를 포함하는 실리콘 포토닉스 기반 광송신기
2 2
제1항에 있어서,상기 서브 기판에 포함된 메탈 전극은,외부에서 입력되는 전기신호의 중심 파장 보다 짧은 주기에 대응하는 길이에 따라 형성되는 실리콘 포토닉스 기반 광송신기
3 3
제1항에 있어서,상기 서브 기판은,상기 광변조기 칩에서 발생되는 열을 방출하기 위해 실리콘 재질로 제작되는 실리콘 포토닉스 기반 광송신기
4 4
제1항에 있어서,상기 광변조기 칩과 서브 기판 사이는,언더필(Underfill) 물질, 고저항 물질 또는 공기로 채워지는 실리콘 포토닉스 기반 광송신기
5 5
제1항에 있어서,상기 광변조기 칩과 서브 기판은,플립-칩 본딩을 위한 정렬점(Alignment Point, AP)을 포함하는 실리콘 포토닉스 기반 광송신기
6 6
제1항에 있어서,상기 광변조기 칩에 포함된 두 개의 위상천이기는,SOI 웨이퍼 또는 국부적으로 SOI가 형성된 실리콘 웨이퍼에 구현되는 실리콘 포토닉스 기반 광송신기
7 7
차동 구동을 위한 두 개의 위상천이기를 포함하고 있는 GSG(Ground Signal Ground) 전극 배열의 광변조기 칩;상기 두 개의 위상천이기 각각에 연결된 GSG 전극에서 두 개의 그라운드 메탈 전극을 서로 연결시키기 위한 주기적 패턴의 메탈 전극을 포함하는 서브 기판; 및상기 광변조기 칩의 그라운드 메탈 전극과 상기 서브 기판의 주기적 패턴의 메탈 전극을 연결하기 위하여 상기 서브 기판의 메탈 전극과 동일한 주기적 패턴을 가지는 솔더 범프(Solder Bump)를 포함하고,상기 서브 기판에 포함된 주기적 패턴의 메탈 전극은,서로 연결되거나 하나의 메탈 층으로 형성되는 실리콘 포토닉스 기반 광송신기
8 8
제7항에 있어서,상기 서브 기판에 포함된 메탈 전극은,외부에서 입력되는 전기신호의 중심 파장 보다 짧은 주기에 대응하는 길이에 따라 형성되는 실리콘 포토닉스 기반 광송신기
9 9
제7항에 있어서,상기 서브 기판은,상기 광변조기 칩에서 발생되는 열을 방출하기 위해 실리콘 재질로 제작되는 실리콘 포토닉스 기반 광송신기
10 10
제7항에 있어서,상기 광변조기 칩과 서브 기판 사이는,언더필(Underfill) 물질, 고저항 물질 또는 공기로 채워지는 실리콘 포토닉스 기반 광송신기
11 11
제7항에 있어서,상기 광변조기 칩과 서브 기판은,플립-칩 본딩을 위한 정렬점(Alignment Point, AP)을 포함하는 실리콘 포토닉스 기반 광송신기
12 12
제7항에 있어서,상기 광변조기 칩에 포함된 두 개의 위상천이기는,SOI 웨이퍼 또는 국부적으로 SOI가 형성된 실리콘 웨이퍼에 구현되는 실리콘 포토닉스 기반 광송신기
13 13
차동 구동을 위한 두 개의 위상천이기를 포함하고 있는 GSG(Ground Signal Ground) 전극 배열의 광변조기 칩;상기 두 개의 위상천이기 각각에 연결된 GSG 전극에서 두 개의 그라운드 메탈 전극을 서로 연결시키기 위한 주기적 패턴의 메탈 전극을 포함하는 서브 기판; 및상기 광변조기 칩의 그라운드 메탈 전극과 상기 서브 기판의 주기적 패턴의 메탈 전극을 연결하기 위하여 상기 서브 기판의 메탈 전극과 동일한 주기적 패턴을 가지는 솔더 범프(Solder Bump)를 포함하고,상기 광변조기 칩의 GSG 전극 중 그라운드 메탈 전극은,상기 서브 기판에 포함된 메탈 전극과 동일한 주기적 패턴에 따라 옥사이드 오픈 영역이 형성되는 실리콘 포토닉스 기반 광송신기
14 14
제13항에 있어서,상기 광변조기 칩의 GSG 전극을 구성하는 입력부 패드 영역은,상기 서브 기판의 전기신호 입력부 메탈 전극과 솔더 범프를 통해 연결됨으로써 전기신호가 상기 서브 기판으로부터 광변조기 칩으로 입력되는 실리콘 포토닉스 기반 광송신기
15 15
제13항에 있어서,상기 서브 기판에 포함된 메탈 전극은,외부에서 입력되는 전기신호의 중심 파장 보다 짧은 주기에 대응하는 길이에 따라 형성되는 실리콘 포토닉스 기반 광송신기
16 16
제13항에 있어서,상기 서브 기판은,상기 광변조기 칩에서 발생되는 열을 방출하기 위해 실리콘 재질로 제작되는 실리콘 포토닉스 기반 광송신기
17 17
제13항에 있어서,상기 광변조기 칩과 서브 기판 사이는,언더필(Underfill) 물질, 고저항 물질 또는 공기로 채워지는 실리콘 포토닉스 기반 광송신기
18 18
제13항에 있어서,상기 광변조기 칩과 서브 기판은,플립-칩 본딩을 위한 정렬점(Alignment Point, AP)을 포함하는 실리콘 포토닉스 기반 광송신기
19 19
제13항에 있어서,상기 광변조기 칩에 포함된 두 개의 위상천이기는,SOI 웨이퍼 또는 국부적으로 SOI가 형성된 실리콘 웨이퍼에 구현되는 실리콘 포토닉스 기반 광송신기
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한국전자통신연구원 ETRI연구개발지원사업 [전문연구실]광통신 미래 핵심 소자/모듈 기술 자립을 위한 테라비트 이더넷 광전송 원천기술 개발