| 1 |
1
고 저항 반도체 기판;상기 고 저항 반도체 기판 상에 형성된 입력 트랜지스터; 및상기 고 저항 반도체 기판 상에 형성되며 상기 입력 트랜지스터와 일정 거리 이격된 위치에서 배치되고, 상기 입력 트랜지스터에 배치되지 않은 바디 단자 컨택이 포함된 출력 트랜지스터;를 포함하는 것을 특징으로 하는 저잡음 증폭기
|
| 2 |
2
제1항에 있어서,상기 입력 트랜지스터는상기 고 저항 반도체 기판 상부에 형성된 제1 전도성 기판;상기 고 저항 반도체 기판과 상기 제1 전도성 기판 사이에 배치된 제1 deep n-well;상기 제1 deep n-well의 양측에 각각 연결되어 상기 제1 deep n-well과 함께 상기 제1 전도성 기판을 격리하는 제11 n-well 및 제12 n-well; 및상기 제11 n-well 및 제12 n-well 사이에 배치되는 제1 CMOS;를 포함하는 것을 특징으로 하는 저잡음 증폭기
|
| 3 |
3
제2항에 있어서,상기 입력 트랜지스터는 상기 제11 n-well에 연결되며 기준 전압이 공급되는 제1 DN 단자; 및상기 제12 n-well에 연결되며 상기 기준 전압과 동일한 기준 전압이 공급되는 제2 DN 단자;를 더 포함하는 것을 특징으로 하는 저잡음 증폭기
|
| 4 |
4
제2항에 있어서,상기 제1 CMOS는입력 신호가 공급되며 제1 인덕터와 직렬로 연결되는 제1 게이트 단자;접지와 연결되며 제2 인덕터와 연결되는 제1 소스 단자; 및상기 출력 트랜지스터의 일측과 연결되는 제1 드레인 단자;를 포함하는 것을 특징으로 하는 저잡음 증폭기
|
| 5 |
5
제1항에 있어서,상기 출력 트랜지스터는상기 고 저항 반도체 기판 상부에 형성된 제2 전도성 기판;상기 고 저항 반도체 기판과 상기 제2 전도성 기판 사이에 배치된 제2 deep n-well;상기 제2 deep n-well의 양측에 각각 연결되어 상기 제2 deep n-well과 함께 상기 제2 전도성 기판을 격리하는 제21 n-well 및 제22 n-well;상기 제21 n-well 및 제22 n-well 사이에 배치되는 제2 CMOS;상기 제21 n-well 및 상기 제2 CMOS 사이에 배치되는 제1 바디 단자; 및상기 제22 n-well 및 상기 제2 CMOS 사이에 배치되는 제2 바디 단자;를 포함하는 것을 특징으로 하는 저잡음 증폭기
|
| 6 |
6
제5항에 있어서,상기 출력 트랜지스터에서, 상기 제1 바디 단자, 상기 제2 바디 단자 및 상기 제2 CMOS의 제2 소스 단자는 상기 입력 트랜지스터의 제1 드레인 단자와 연결되는 것을 특징으로 하는 저잡음 증폭기
|
| 7 |
7
제5항에 있어서,상기 출력 트랜지스터는 상기 제21 n-well에 연결되며 기준 전압이 공급되는 제3 DN 단자; 및상기 제22 n-well에 연결되며 상기 기준 전압이 공급되는 제4 DN 단자;를 더 포함하는 것을 특징으로 하는 저잡음 증폭기
|
| 8 |
8
제5항에 있어서,상기 제2 CMOS는지정된 전압이 공급되는 제2 게이트 단자;상기 입력 트랜지스터의 제1 드레인 단자와 연결되는 제2 소스 단자; 및출력 단자와 연결되는 제2 드레인 단자;를 포함하는 것을 특징으로 하는 저잡음 증폭기
|
| 9 |
9
제8항에 있어서,상기 출력 트랜지스터는 상기 드레인 단자와 상기 출력 단자 사이에 병렬로 연결된 제3 인덕터; 및상기 제3 인덕터에 연결된 기준 전압 공급원;을 더 포함하는 것을 특징으로 하는 저잡음 증폭기
|
| 10 |
10
고 저항 반도체 기판;상기 고 저항 반도체 기판 상부에 형성된 제1 전도성 기판;상기 고 저항 반도체 기판과 상기 제1 전도성 기판 사이에 배치된 제1 deep n-well;상기 제1 deep n-well의 양측에 각각 연결되어 상기 제1 deep n-well과 함께 상기 제1 전도성 기판을 격리하는 제11 n-well 및 제12 n-well;상기 제11 n-well 및 제12 n-well 사이에 배치되는 제1 CMOS;상기 제11 n-well에 연결되며 기준 전압이 공급되는 제1 DN 단자; 상기 제12 n-well에 연결되며 상기 기준 전압과 동일한 기준 전압이 공급되는 제2 DN 단자;를 포함하고,상기 제1 CMOS는입력 신호가 공급되며 제1 인덕터와 직렬로 연결되는 제1 게이트 단자;접지와 연결되며 제2 인덕터와 연결되는 제1 소스 단자; 및상기 출력 트랜지스터의 일측과 연결되는 제1 드레인 단자;를 포함하는 것을 특징으로 하는 저잡음 트랜지스터
|
| 11 |
11
제10항에 있어서,상기 고 저항 반도체 기판은 1k옴 이상의 저항비를 가지는 기판을 포함하는 것을 특징으로 하는 저잡음 트랜지스터
|
