| 1 |
1
하나 이상의 단위 셀 테스트 어레이;를 포함하는 어레이 테스트 패턴; 및상기 어레이 테스트 패턴에 신호를 인가하기 위한 디멀티플렉서;를 포함하는 신소자 테스트 시스템
|
| 2 |
2
제1항에 있어서, 상기 단위 셀 테스트 어레이는, 트랜지스터;를 포함하고,상기 트랜지스터에는 BEOL 공정을 통해 테스트 대상이 되는 신소자가 집적될 수 있는 신소자 테스트 시스템
|
| 3 |
3
제2항에 있어서, 상기 트랜지스터는 소스 층; 게이트 전극; 드레인 층; 상기 소스 층과 전기적으로 연결되는 소스 전극 라인; 상기 게이트 전극과 전기적으로 연결되는 게이트 전극 라인; 상기 드레인 층과 전기적으로 연결되는 드레인 전극 라인; 및 상기 소스 층, 상기 게이트 전극, 상기 드레인 층 모두와 연결되지 않고, 상기 트랜지스터 내에서 수직으로 제공되는 비트 전극 라인;을 포함하는 신소자 테스트 시스템
|
| 4 |
4
제3항에 있어서, 상기 소스 전극 라인, 상기 게이트 전극 라인, 상기 드레인 전극 라인 및 상기 비트 전극 라인은 서로 절연되어 제공되며, 상기 소스 전극 라인, 상기 게이트 전극 라인, 상기 드레인 전극 라인 및 상기 비트 전극 라인은 같은 금속층을 공유하는 신소자 테스트 시스템
|
| 5 |
5
제4항에 있어서, 상기 비트 전극 라인과 상기 소스 전극 라인은 평행하게 구성되는 신소자 테스트 시스템
|
| 6 |
6
제4항에 있어서, 상기 비트 전극 라인과 상기 소스 전극 라인의 폭은 동일하게 제공되는 신소자 테스트 시스템
|
| 7 |
7
제2항 내지 제6항 중 어느 한 항에 있어서, 상기 디멀티플렉서는, 디코더; 및 패스 트랜지스터;를 포함하는 신소자 테스트 시스템
|
| 8 |
8
제7항에 있어서, 상기 디멀티플렉서는 상기 어레이 테스트 패턴의 비트 전극 라인, 소스 전극 라인, 게이트 전극 라인에 각각 독립적으로 원하는 전압을 인가할 수 있는 신소자 테스트 시스템
|
| 9 |
9
제7항에 있어서, 상기 디멀티플렉서는 제1 모드 또는 제2 모드 중 하나를 선택하여 신소자 테스트를 위한 신호를 인가하는 신소자 테스트 시스템
|
| 10 |
10
제9항에 있어서, 상기 제1 모드는 상기 어레이 테스트 패턴 내의 1개의 트랜지스터에 원하는 전압을 인가하는 모드인 신소자 테스트 시스템
|
| 11 |
11
제9항에 있어서, 상기 제2 모드는 상기 어레이 테스트 패턴에 포함된 모든 트랜지스터에 일정한 전압을 인가하는 모드인 신소자 테스트 시스템
|
| 12 |
12
제2항에 따른 신소자 테스트 시스템을 이용하여 신소자의 성능 테스트를 수행하는 방법에 있어서, 상기 신소자가 BEOL 공정으로 집적된 어레이 테스트 패턴을 정렬하는 단계; 읽고자 하는 모드를 선택하는 단계; 상기 선택한 모드에 맞게 상기 디멀티플렉서를 통해 신호를 인가하는 단계;를 포함하는 신소자 테스트 방법
|
| 13 |
13
제12항에 있어서, 읽고자 하는 모드를 선택하는 단계; 는제1 모드와 제2 모드 중 어느 하나를 선택하는 단계;를 포함하는 신소자 테스트 방법
|
| 14 |
14
제13항에 있어서, 상기 제1 모드는 어레이 내의 1개의 트랜지스터에 원하는 전압을 인가하는 모드이며,상기 제2 모드는 어레이 테스트 패턴에 포함된 모든 트랜지스터에 일정한 전압을 인가하는 모드인 신소자 테스트 방법
|
| 15 |
15
제14항에 있어서, 상기 선택한 모드에 맞게 상기 디멀티플렉서를 통해 신호를 인가하는 단계;는상기 디멀티플렉서를 통해 원하는 위치의 단위 셀에 접속하는 신소자 테스트 방법
|
