| 1 |
1
계통연계 인버터의 위상 동기 장치에 있어서,상기 계통연계 인버터로부터 전류가 주입되는 부하에 연결된 그리드 교류 전압의 영점들을 센싱하고, 상기 센싱된 영점들의 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 주기 계산부;상기 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinj
|
| 2 |
2
제1항에 있어서,상기 듀티 사이클 제어부는,수학식 6에 기반하여 상기 기준 신호의 위상 φ를 계산하고,상기 수학식 6은이고, L은 상기 계통연계 인버터의 출력 인덕턴스의 크기를 나타내는 계통연계 인버터의 위상 동기 장치
|
| 3 |
3
제2항에 있어서,상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 소정 시간 구간 동안 지정된 전압 레벨로 샘플링된 복수의 룩업 테이블을 저장하는 메모리부를 더 포함하고,상기 메모리부는,상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 제1 룩업 테이블을 출력하는 계통연계 인버터의 위상 동기 장치
|
| 4 |
4
제3항에 있어서,상기 복수의 룩업 테이블 각각은,상기 소정 시간 동안의 그리드 교류 전압의 평균값을 상기 소정 시간에 대응하는 전압 레벨로 가지며, 계단함수(step function) 형태로서 시간과 전압 레벨로 정의되는 그래프인 것을 특징으로 하는 계통연계 인버터의 위상 동기 장치
|
| 5 |
5
제3항에 있어서,상기 듀티 사이클 제어부는,상기 출력된 제1 룩업 테이블의 전압 레벨을 상기 기준 신호의 위상 φ에 따라 시프팅하고, 상기 시프팅된 전압 레벨과 미리 지정된 톱니파(ramp wave)의 크기를 비교함으로써, 상기 시프팅된 전압 레벨이 상기 톱니파보다 큰 시간 구간에 대응하는 듀티 사이클 제어 신호를 생성하는 계통연계 인버터의 위상 동기 장치
|
| 6 |
6
제1항에 있어서,상기 주기 계산부는,상기 그리드 교류 전압의 주기 TL가 미리 저장된 그리드 교류 전압의 주기 TL'와 상이한 경우에 새로운 듀티 사이클 생성을 위한 제1 트리거 신호를 상기 듀티 사이클 제어부로 출력하고,상기 듀티 사이클 제어부는 상기 제1 트리거 신호에 응답하여 상기 듀티 사이클 제어 신호를 생성하는 계통연계 인버터의 위상 동기 장치
|
| 7 |
7
제5항에 있어서,상기 입력 전압 제어부는,상기 그리드 교류 전압의 피크값 |Vgrid|max과 상기 직류 전압 VDC의 차이가 소정의 기준치 이상이 되는 경우, 상기 직류 전압 VDC을 제어하기 위한 제2 트리거 신호를 생성하는 계통연계 인버터의 위상 동기 장치
|
| 8 |
8
적어도 하나의 프로세서에 의해 수행되는 계통연계 인버터의 위상 동기 방법에 있어서,상기 프로세서가, 그리드 교류 전압으로부터 센싱된 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 단계;상기 프로세서가, 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinj
|
| 9 |
9
제8항에 있어서,상기 프로세서가, 상기 기준 신호의 위상 φ을 계산하는 단계는,수학식 1에 기반하여 상기 기준 신호의 위상 φ를 계산하는 단계를 포함하고,상기 수학식 1은이고, L은 상기 계통연계 인버터의 출력 인덕턴스의 크기를 나타내는 계통연계 인버터의 위상 동기 방법
|
| 10 |
10
제9항에 있어서,상기 프로세서에 연결된 메모리부가, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 상기 그리드 교류 전압의 주기 TL에 따라 소정 시간 구간 동안 지정된 전압 레벨로 샘플링된 룩업 테이블을 출력하는 단계를 더 포함하는 계통연계 인버터의 위상 동기 방법
|
| 11 |
11
제10항에 있어서,미리 저장된 룩업 테이블은,상기 소정 시간 동안의 그리드 교류 전압의 평균값을 상기 소정 시간에 대응하는 전압 레벨로 가지며, 계단함수 형태로서 시간과 전압 레벨로 정의되는 그래프인 것을 특징으로 하는 계통연계 인버터의 위상 동기 방법
|
| 12 |
12
제10항에 있어서,상기 듀티 사이클 제어 신호를 생성하는 단계는,상기 출력된 룩업 테이블의 전압 레벨을 상기 기준 신호의 위상 φ에 따라 시프팅하는 단계; 및상기 시프팅된 전압 레벨과 미리 지정된 톱니파의 크기를 비교함으로써, 상기 시프팅된 전압 레벨이 상기 톱니파보다 큰 시간 구간에 대응하는 듀티 사이클 제어 신호를 생성하는 단계를 포함하는 계통연계 인버터의 위상 동기 방법
|
| 13 |
13
제8항에 있어서,상기 프로세서에 의해 구현되는 주기 계산부가, 상기 그리드 교류 전압의 주기 TL가 미리 저장된 그리드 교류 전압의 주기 TL'와 상이한 경우에 새로운 듀티 사이클 생성을 위한 제1 트리거 신호를 생성하는 단계; 및상기 프로세서에 의해 구현되는 듀티 사이클 제어부가, 상기 제1 트리거 신호에 응답하여 상기 듀티 사이클 제어 신호를 생성하는 단계를 더 포함하는 계통연계 인버터의 위상 동기 방법
|
| 14 |
14
제13항에 있어서,상기 프로세서에 의해 구현되는 입력 전압 제어부가, 상기 그리드 교류 전압의 피크값 |Vgrid|max과 상기 직류 전압 VDC의 차이가 소정의 기준치 이상이 되는 경우, 상기 직류 전압 VDC을 제어하기 위한 제2 트리거 신호를 생성하는 단계를 더 포함하는 계통연계 인버터의 위상 동기 방법
|
| 15 |
15
컴퓨터 장치로 하여금, 그리드 교류 전압으로부터 센싱된 시간 간격에 기반하여 상기 그리드 교류 전압의 주기 TL을 계산하는 단계; 그리드 교류 전압의 주기 TL, 상기 그리드 교류 전압의 진폭 |Vgrid| 및 듀티 사이클 제어부에 연결되는 기준 전류의 크기 |Iinj
|
