| 1 |
1
피드백 전압과 피드백 기준 전압 간의 차를 증폭하여 출력하는 오차 증폭기의 출력단에 연결되어 있는 트랜스컨덕턴스 개선 회로에 있어서, 상기 오차 증폭기의 출력단에 연결되어 있는 보상 커패시터에 일단이 연결된 제1 트랜지스터; 상기 보상 커패시터에 일단이 연결된 제2 트랜지스터; 및 상기 피드백 전압이 제1 기준 전압 보다 클 때 상기 보상 커패시터로부터 상기 제1 트랜지스터를 통해 제1 전류를 싱크하고, 상기 피드백 전압이 제2 기준 전압 보다 작을 때 상기 보상 커패시터로 상기 제2 트랜지스터를 통해 제2 전류를 공급하는 제어 회로를 포함하는, 트랜스컨덕턴스 개선 회로
|
| 2 |
2
제1항에 있어서,상기 제어 회로는, 상기 제1 트랜지스터와 전류 미러 회로를 구성하는 제3 트랜지스터;상기 제2 트랜지스터와 전류 미러 회로를 구성하는 제4 트랜지스터;상기 제3 트랜지스터의 일단에 연결되고 상기 제1 기준 전압이 게이트에 입력되는 제5 트랜지스터;상기 제5 트랜지스터와 차동 쌍을 구성하고, 상기 피드백 전압이 게이트에 입력되는 제6 트랜지스터;상기 제4 트랜지스터의 일단에 연결되고 상기 제2 기준 전압이 게이트에 입력되는 제7 트랜지스터; 및상기 제7 트랜지스터와 차동 쌍을 구성하고, 상기 피드백 전압이 게이트에 입력되는 제8 트랜지스터를 포함하는, 트랜스컨덕턴스 개선 회로
|
| 3 |
3
제2항에 있어서,상기 제어 회로는, 상기 제6 트랜지스터의 일단에 연결되어 있는 일단 및 상기 일단에 연결된 게이트를 포함하는 제9 트랜지스터; 및상기 제9 트랜지스터와 전류 미러 회로를 구성하는 제10 트랜지스터를 더 포함하고,상기 제10 트랜지스터의 일단은, 상기 제7 트랜지스터의 일단 및 상기 제8 트랜지스터의 일단에 연결되어 있는, 트랜스컨덕턴스 개선 회로
|
| 4 |
4
제2항에 있어서,상기 제어 회로는, 상기 제5 트랜지스터의 일단에 연결된 게이트 및 상기 제6 트랜지스터의 일단에 연결되어 있는 일단을 포함하는 제11 트랜지스터; 및상기 제6 트랜지스터의 일단에 연결된 게이트 및 상기 제5 트랜지스터의 일단에 연결되어 있는 일단을 포함하는 제12 트랜지스터를 더 포함하는, 트랜스컨덕턴스 개선 회로
|
| 5 |
5
제2항에 있어서,상기 제어 회로는, 상기 제7 트랜지스터의 일단에 연결된 게이트 및 상기 제8 트랜지스터의 일단에 연결된 일단을 포함하는 제13 트랜지스터; 및상기 제8 트랜지스터의 일단에 연결된 게이트 및 상기 제7 트랜지스터의 일단에 연결된 일단을 포함하는 제14 트랜지스터를 더 포함하는, 트랜스컨덕턴스 개선 회로
|
| 6 |
6
피드백 전압과 피드백 기준 전압 간의 차를 증폭하여 출력하는 오차 증폭기;상기 오차 증폭기의 출력단에 연결되어 있는 보상 커패시터; 및상기 보상 커패시터에 일단이 연결된 제1 트랜지스터 및 상기 보상 커패시터에 일단이 연결된 제2 트랜지스터를 포함하는 트랜스컨덕턴스 개선 회로를 포함하고, 상기 트랜스컨덕턴스 개선 회로는,상기 피드백 전압이 제1 기준 전압 보다 클 때 상기 보상 커패시터로부터 상기 제1 트랜지스터를 통해 제1 전류를 싱크하고, 상기 피드백 전압이 제2 기준 전압 보다 작을 때 상기 보상 커패시터로 상기 제2 트랜지스터를 통해 제2 전류를 공급하는 제어 회로를 포함하는, 스위치 제어 회로
|
| 7 |
7
제6항에 있어서,상기 트랜스컨덕턴스 개선 회로는, 상기 제1 트랜지스터와 전류 미러 회로를 구성하는 제3 트랜지스터;상기 제3 트랜지스터의 일단에 연결되고 상기 제1 기준 전압이 게이트에 입력되는 제5 트랜지스터; 및상기 제5 트랜지스터의 일단에 연결되어 있는 전류원을 더 포함하고,상기 피드백 전압이 상기 제1 기준 전압 보다 클 때, 상기 제3 트랜지스터 및 상기 제5 트랜지스터를 통해 흐르는 전류가 복사되어 상기 제1 트랜지스터에 흐르는, 스위치 제어 회로
|
| 8 |
8
제6항에 있어서,상기 트랜스컨덕턴스 개선 회로는, 정전류원;상기 제2 트랜지스터와 전류 미러 회로를 구성하는 제4 트랜지스터;상기 정전류원에 연결된 일단 및 상기 피드백 전압이 입력되는 게이트를 포함하는 제6 트랜지스터;상기 제4 트랜지스터의 일단에 연결되고 상기 제2 기준 전압이 게이트에 입력되는 제7 트랜지스터; 및상기 제6 트랜지스터의 타단에 연결되어 있는 일단 및 상기 일단에 연결된 게이트를 포함하는 제9 트랜지스터; 및상기 제9 트랜지스터와 전류 미러 회로를 구성하는 제10 트랜지스터를 더 포함하고,상기 피드백 전압이 상기 제2 기준 전압 보다 작을 때, 상기 제6 트랜지스터 및 제9 트랜지스터를 흐르는 전류가 상기 제10 트랜지스터에 복사되고, 상기 제10 트랜지스터에 흐르는 전류가 상기 제4 트랜지스터 및 제7 트랜지스터에 흐르는, 스위치 제어 회로
|
| 9 |
9
제6항에 있어서,상기 트랜스컨덕턴스 개선 회로는, 정전류원;상기 정전류원에 연결된 일단 및 상기 피드백 전압이 입력되는 게이트를 포함하는 제6 트랜지스터;상기 피드백 전압이 게이트에 입력되는 제8 트랜지스터;상기 제6 트랜지스터의 타단에 연결되어 있는 일단 및 상기 일단에 연결된 게이트를 포함하는 제9 트랜지스터; 상기 제8 트랜지스터의 일단에 연결되어 있는 일단을 포함하고, 상기 제9 트랜지스터와 전류 미러 회로를 구성하는 제10 트랜지스터; 및상기 제8 트랜지스터의 타단에 연결되어 있고 다이오드 연결되어 있는 제15 트랜지스터를 더 포함하고, 상기 피드백 전압이 상기 제1 기준 전압과 상기 제2 기준 전압 사이일 때, 상기 제6 트랜지스터 및 상기 제9 트랜지스터를 흐르는 전류가 상기 제10 트랜지스터에 복사되고, 상기 제10 트랜지스터에 흐르는 전류가 상기 제8 트랜지스터 및 상기 제15 트랜지스터에 흐르는, 스위치 제어 회로
|
| 10 |
10
전력 스위치; 및출력 전압에 대응하는 피드백 전압과 피드백 기준 전압 간의 차를 증폭하여 출력하는 오차 증폭기;상기 오차 증폭기의 출력과 소정의 신호를 비교하여 상기 전력 스위치의 스위칭 동작을 제어하는 게이트 전압을 생성하는 PWM 제어기; 상기 오차 증폭기의 출력단에 연결되어 있는 보상 커패시터; 및 상기 보상 커패시터에 일단이 연결된 제1 트랜지스터 및 상기 보상 커패시터에 일단이 연결된 제2 트랜지스터를 포함하는 트랜스컨덕턴스 개선 회로를 포함하고, 상기 트랜스컨덕턴스 개선 회로는,상기 피드백 전압이 제1 기준 전압 보다 클 때 상기 보상 커패시터로부터 상기 제1 트랜지스터를 통해 제1 전류를 싱크하고, 상기 피드백 전압이 제2 기준 전압 보다 작을 때 상기 보상 커패시터로 상기 제2 트랜지스터를 통해 제2 전류를 공급하는 제어 회로를 포함하는, DC-DC 컨버터
|
