| 1 |
1
반도체 기판 상에 구비된 드리프트층;상기 드리프트층 상에 구비된 게이트 전극;상기 게이트 전극 양측의 상기 드리프트층 상부에 구비된 베이스 영역 및 소스 영역의 적층 패턴;상기 적층 패턴 측벽에 구비된 저항성 접촉 영역;상기 저항성 접촉 영역 및 상기 드리프트층을 관통하여 구비된 트렌치;상기 트렌치 저부에 구비된 차폐 패턴; 및상기 트렌치 내에 매립되어 상기 드리프트층과 접촉하여 헤테로 정션 다이오드(Heteo junction Diode)를 형성하는 도전 물질을 포함하는 것을 특징으로 하는 MOSFET 소자
|
| 2 |
2
제1 항에 있어서, 상기 드리프트층은 에피텍셜 성장(Epitaxy growth)을 통해 형성하는 것을 특징으로 하는 MOSFET 소자
|
| 3 |
3
제1 항에 있어서,상기 반도체 기판 및 소스 영역은 제1 도전형이며, 베이스 영역은 제2 도전형인 것을 특징으로 하는 MOSFET 소자
|
| 4 |
4
제1 항에 있어서,상기 차폐 패턴, 저항성 접촉 영역 및 상기 헤테로 정션 다이오드의 도전 물질은 제2 도전형 폴리실리콘인 것을 특징으로 하는 MOSFET 소자
|
| 5 |
5
제1 항에 있어서, 상기 반도체 기판은 하부에 드레인 메탈 라인을 더 포함하고, 상기 헤테로 정션 다이오드가 형성된 전체 상부에 소스 메탈 라인을 더 포함하는 것을 특징으로 하는 MOSFET 소자
|
| 6 |
6
반도체 기판 상부에 드리프트층을 형성하는 단계;상기 드리프트층 상부에 베이스 영역 및 소스 영역을 포함하는 적층 패턴을 형성하는 단계;상기 적층 패턴 측벽에 저항성 접촉 영역을 형성하는 단계;상기 저항성 접촉 영역 및 상기 드리프트층을 식각하여 측벽에 상기 드리프트층이 노출되는 트렌치를 형성하는 단계;상기 트렌치 저부에 일정 두께의 차폐 패턴을 형성하는 단계;상기 적층 패턴 및 드리프트층을 식각하여 상기 드리프트층이 노출되는 게이트 영역을 형성하는 단계;상기 게이트 영역에 게이트 물질을 증착하여 게이트 전극을 형성하는 단계; 및상기 트렌치 내에 도전물질을 매립하여 상기 트렌치 측벽에 노출된 상기 드리프트층과 접촉하는 헤테로 정션 다이오드를 형성하는 단계를 포함하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 7 |
7
제6 항에 있어서, 상기 드리프트층은 에피텍셜 성장(Epitaxy growth)을 통해 형성하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 8 |
8
제6 항에 있어서,상기 반도체 기판 및 소스 영역은 제1 도전형이며, 베이스 영역은 제2 도전형으로 형성하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 9 |
9
제6 항에 있어서,상기 차폐 패턴, 저항성 접촉 영역 및 상기 헤테로 정션 다이오드의 도전 물질은 제2 도전형 폴리실리콘으로 형성하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 10 |
10
제6 항에 있어서, 상기 반도체 기판은 하부에 드레인 메탈 라인을 더 포함하고, 상기 헤테로 정션 다이오드가 형성된 전체 상부에 소스 메탈 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
