| 1 |
1
제1 및 제2 바이폴라 접합 트랜지스터(Bipolar Junction Transistor)(BJT)들을 포함하고, 베이스 전류 보상 구간에서 상기 제1 및 제2 BJT들의 베이스 단자들로 차동 형태의 제1 및 제2 입력 신호들을 수신하여 컬렉터 전류들을 생성하는 수신 회로;베이스 전류 측정 구간에서 상기 제1 BJT의 제1 베이스 전류를 측정하는 베이스 전류 측정 회로; 상기 제1 베이스 전류에 기초하여 상쇄 전류 조절 신호를 생성하는 상쇄 전류 조절 회로; 및 상기 제1 및 제2 BJT들의 베이스 단자들에 연결되고, 상기 상쇄 전류 조절 신호에 기초하여 상기 베이스 전류 보상 구간에서 상기 제1 베이스 전류 및 제2 BJT의 제2 베이스 전류를 보상하는 제1 및 제2 상쇄 전류들을 생성하는 상쇄 전류 제공 회로들을 포함하는 증폭기의 입력 회로
|
| 2 |
2
제1 항에 있어서, 상기 상쇄 전류 제공 회로들은 상기 제1 및 제2 BJT들이 PNP BJT들인 경우 상기 제1 및 제2 BJT들의 베이스 단자들로부터 흘러 나오는 상기 제1 및 제2 베이스 전류들을 흡수하고, 상기 제1 및 제2 BJT들이 NPN BJT들인 경우 상기 제1 및 제2 BJT들의 베이스 단자들로 흘러 들어가는 상기 제1 및 제2 베이스 전류들을 공급하는 것을 특징으로 하는 증폭기의 입력 회로
|
| 3 |
3
제1 항에 있어서, 상기 베이스 전류 측정 회로는상기 제1 입력 신호를 수신하는 제1 노드와 제2 노드 사이에 병렬 연결되는 저항 및 스위치를 포함하고, 상기 제1 및 제2 노드들의 아날로그 전압 신호들을 상기 상쇄 전류 조절 회로로 출력하는 것을 특징으로 하는 증폭기의 입력 회로
|
| 4 |
4
제3 항에 있어서, 상기 증폭기의 입력 회로는 상기 제1 베이스 전류를 측정하는 베이스 전류 측정 구간 및 상기 상쇄 전류들을 생성하는 베이스 전류 보상 구간에서 동작하고, 상기 베이스 전류 측정 회로에 포함되는 상기 스위치는 상기 베이스 전류 측정 구간에서 오프되고, 상기 베이스 전류 보상 구간에서 온 되는 것을 특징으로 하는 증폭기의 입력 회로
|
| 5 |
5
제3 항에 있어서, 상기 상쇄 전류 조절 회로는상기 제1 및 제2 노드들의 아날로그 전압 신호들을 비교하여 비교 결과 신호를 출력하는 비교기; 및상기 비교 결과 신호를 기초로 제1 디지털 신호를 생성하여 상기 상쇄 전류 조절 신호로서 출력하는 SAR(Successive Approximation Register) 로직 회로를 포함하는 것을 특징으로 하는 증폭기의 입력 회로
|
| 6 |
6
제5 항에 있어서, 상기 상쇄 전류 조절 회로는 상기 제1 디지털 신호와 외부로부터 입력되고 상기 상쇄 전류 제공 회로들을 테스트하기 위한 제2 디지털 신호 중 하나를 선택하여 상기 상쇄 전류 조절 신호로서 출력하는 멀티플렉서를 더 포함하는 것을 특징으로 하는 증폭기의 입력 회로
|
| 7 |
7
제1 항에 있어서, 상기 상쇄 전류 제공 회로들은상기 제1 BJT의 베이스 단자와 연결되고, 상기 제1 BJT의 베이스 전류를 보상하는 제1 상쇄 전류 제공 회로; 및 상기 제2 BJT의 베이스 단자와 연결되고, 상기 제2 BJT의 베이스 전류를 보상하는 제2 상쇄 전류 제공 회로를 포함하는 것을 특징으로 하는 증폭기의 입력 회로
|
| 8 |
8
제1 및 제2 바이폴라 접합 트랜지스터들(Bipolar Junction Transistor)(BJT) 을 포함하고, 베이스 전류 보상 구간에서 상기 제1 및 제2 BJT들의 베이스 단자들로 차동 형태의 제1 및 제2 입력 신호들을 수신하여 컬렉터 전류들을 생성하는 수신 회로베이스 전류 측정 구간에서 상기 제1 BJT의 제1 베이스 전류를 측정하는 제1 베이스 전류 측정 회로; 베이스 전류 측정 구간에서 상기 제2 BJT의 제2 베이스 전류를 측정하는 제2 베이스 전류 측정 회로; 상기 제1 베이스 전류에 기초하여 제1 상쇄 전류 조절 신호를 생성하는 제1 상쇄 전류 조절 회로; 상기 제2 베이스 전류에 기초하여 제2 상쇄 전류 조절 신호를 생성하는 제2 상쇄전류 조절 회로; 상기 제1 BJT의 베이스 단자에 연결되고, 상기 제1 상쇄 전류 조절 신호에 기초하여 상기 베이스 전류 보상 구간에서 상기 제1 BJT의 베이스 전류를 보상하는 제1 상쇄 전류를 생성하는 제1 상쇄 전류 제공 회로; 및 상기 제2 BJT의 베이스 단자에 연결되고, 상기 제2 상쇄 전류 조절 신호에 기초하여 상기 베이스 전류 보상 구간에서 상기 제2 BJT의 베이스 전류를 보상하는 제2 상쇄전류를 생성하는 제2 상쇄 전류 제공 회로를 포함하는 증폭기의 입력 회로
|
| 9 |
9
제8 항에 있어서, 상기 제1 베이스 전류 측정 회로는상기 제1 입력 신호를 수신하는 제1 노드와 제2 노드 사이에 병렬 연결되는 제1 저항 및 제1 스위치를 포함하고, 상기 제1 및 제2 노드들의 아날로그 전압 신호들을 상기 제1 상쇄 전류 조절 회로로 출력하는 것을 특징으로 하는 증폭기의 입력 회로
|
| 10 |
10
제9 항에 있어서, 상기 증폭기의 입력 회로는 상기 제1 베이스 전류를 측정하는 베이스 전류 측정 구간 및 상기 제1 상쇄전류를 생성하는 베이스 전류 보상 구간에서 동작하고, 상기 제1 베이스 전류 측정 회로에 포함되는 상기 제1 스위치는 상기 베이스 전류 측정 구간에서 오프되고, 상기 베이스 전류 보상 구간에서 온 되는 것을 특징으로 하는 증폭기의 입력 회로
|
