| 1 |
1
행들 및 열들로 배열되는 복수의 프로세싱 소자들을 포함하는 프로세싱 소자 어레이;상기 프로세싱 소자들의 행들에 대응하는 행 메모리들을 포함하는 행 메모리 그룹;상기 프로세싱 소자들의 열들에 대응하는 열 메모리들을 포함하는 열 메모리 그룹; 그리고제1 주소 및 제2 주소를 생성하고, 상기 제1 주소를 상기 행 메모리 그룹에 전달하고, 그리고 상기 제2 주소를 상기 열 메모리 그룹에 전달하는 제어기를 포함하고,상기 제어기는 상기 제1 주소의 생성 방식을 변경함으로써, 서로 다른 형태의 콘볼루션 연산을 지원하는 병렬 프로세서
|
| 2 |
2
제1항에 있어서,상기 주소 생성기는:복수의 제1 주소 생성 파라미터들을 수신하고, 상기 복수의 제1 주소 생성 파라미터들 중 하나의 제1 주소 생성 파라미터를 선택하고, 그리고 상기 하나의 제1 주소 생성 파라미터에 기반하여 제1 인덱스를 출력하는 제1 인덱스 생성기; 그리고상기 복수의 제1 주소 생성 파라미터들 중에서 상기 하나의 제1 주소 생성 파라미터를 선택하도록 상기 제1 인덱스 생성기를 제어하는 주소 생성 제어기를 포함하는 병렬 프로세서
|
| 3 |
3
제2항에 있어서,상기 제1 주소 생성 파라미터들의 각각은 제1 시작 주소, 제1 카운트, 그리고 제1 오프셋을 포함하는 병렬 프로세서
|
| 4 |
4
제3항에 있어서,상기 제1 인덱스 생성기는 상기 하나의 제1 주소 생성 파라미터의 상기 제1 시작 주소로부터 상기 제1 카운트까지 상기 제1 오프셋을 더하며 상기 제1 인덱스를 생성하는 병렬 프로세서
|
| 5 |
5
제4항에 있어서,상기 주소 생성기는:복수의 제2 주소 생성 파라미터들을 수신하고, 상기 복수의 제2 주소 생성 파라미터들 중 하나의 제2 주소 생성 파라미터를 선택하고, 그리고 상기 하나의 제2 주소 생성 파라미터에 기반하여 제2 인덱스를 출력하는 제2 인덱스 생성기를 더 포함하고,상기 제어기는 상기 복수의 제2 주소 생성 파라미터들 중에서 상기 하나의 제2 주소 생성 파라미터를 선택하도록 상기 제2 인덱스 생성기를 제어하는 병렬 프로세서
|
| 6 |
6
제5항에 있어서,상기 제2 주소 생성 파라미터들의 각각은 제2 시작 주소, 제2 카운트, 그리고 제2 오프셋을 포함하는 병렬 프로세서
|
| 7 |
7
제6항에 있어서,상기 제1 인덱스 생성기의 상기 제1 인덱스가 상기 하나의 제1 주소 생성 파라미터의 상기 제1 카운트에 도달하면, 상기 제2 인덱스 생성기는 상기 제2 주소 생성 파라미터의 상기 제2 시작 주소에 상기 제2 오프셋을 더하여 상기 제2 인덱스를 생성하는 병렬 프로세서
|
| 8 |
8
제7항에 있어서,상기 제2 인덱스가 갱신되는 것에 응답하여, 상기 제1 인덱스 생성기는 상기 하나의 제1 주소 생성 파라미터의 상기 제1 시작 주소로부터 상기 제1 카운트까지 상기 제1 오프셋을 더하며 상기 제1 인덱스를 생성하는 병렬 프로세서
|
| 9 |
9
제7항에 있어서,상기 제2 인덱스 생성기의 상기 제2 인덱스가 상기 제2 주소 생성 파라미터의 상기 제2 카운트에 도달하는 것에 응답하여, 상기 제어기는 상기 제1 인덱스 생성기가 상기 제1 주소 생성 파라미터들 중 다른 하나의 제1 주소 생성 파라미터를 선택하도록 상기 제1 인덱스 생성기를 제어하는 병렬 프로세서
|
| 10 |
10
제9항에 있어서,상기 제1 인덱스 생성기가 상기 다른 하나의 제1 주소 생성 파라미터를 선택하는 것에 응답하여, 상기 제1 인덱스 생성기는 상기 다른 하나의 제1 주소 생성 파라미터의 상기 제1 시작 주소를 상기 제1 인덱스로 출력하고, 그리고 상기 제2 인덱스 생성기는 상기 하나의 제2 주소 생성 파라미터의 상기 제2 시작 주소를 상기 제2 인덱스로 출력하는 병렬 프로세서
|
| 11 |
11
제5항에 있어서,상기 주소 생성기는 상기 제1 인덱스 및 상기 제2 인덱스를 조합하여 상기 제1 주소를 생성하는 주소 계산기를 더 포함하는 병렬 프로세서
|
| 12 |
12
병렬 프로세서의 주소 생성기에 있어서:복수의 제1 주소 생성 파라미터들을 수신하고, 상기 복수의 제1 주소 생성 파라미터들 중 하나의 제1 주소 생성 파라미터를 선택하고, 그리고 상기 하나의 제1 주소 생성 파라미터에 기반하여 제1 인덱스를 생성하는 제1 인덱스 생성기;복수의 제2 주소 생성 파라미터들을 수신하고, 상기 복수의 제2 주소 생성 파라미터들 중 하나의 제2 주소 생성 파라미터를 선택하고, 그리고 상기 하나의 제2 주소 생성 파라미터에 기반하여 제2 인덱스를 생성하는 제2 인덱스 생성기;복수의 제3 주소 생성 파라미터들을 수신하고, 상기 복수의 제3 주소 생성 파라미터들 중 하나의 제3 주소 생성 파라미터를 선택하고, 그리고 상기 하나의 제3 주소 생성 파라미터에 기반하여 제3 인덱스를 생성하는 제3 인덱스 생성기; 그리고상기 제1 인덱스, 상기 제2 인덱스 및 상기 제3 인덱스를 조합하여 주소를 생성하는 주소 계산기를 포함하는 주소 생성기
|
| 13 |
13
제12항에 있어서,상기 복수의 제1 주소 생성 파라미터들, 상기 복수의 제2 주소 생성 파라미터들, 그리고 상기 복수의 제3 주소 생성 파라미터들의 각각은 시작 주소, 카운트 및 오프셋을 포함하는 주소 생성기
|
| 14 |
14
제13항에 있어서,상기 제1 인덱스 생성기는 상기 하나의 제1 주소 생성 파라미터의 상기 시작 주소로부터 상기 오프셋을 증가시키며 상기 카운트까지 상기 제1 인덱스를 생성하는 제1 루프를 수행하고,상기 제2 인덱스 생성기는 상기 하나의 제2 주소 생성 파라미터의 상기 시작 주소로부터 상기 오프셋을 증가시키며 상기 카운트까지 상기 제2 인덱스를 생성하는 제2 루프를 수행하고, 그리고상기 제3 인덱스 생성기는 상기 하나의 제3 주소 생성 파라미터의 상기 시작 주소로부터 상기 오프셋을 증가시키며 상기 카운트까지 상기 제3 인덱스를 생성하는 제3 루프를 수행하는 주소 생성기
|
| 15 |
15
제14항에 있어서,상기 제2 루프에서 생성되는 제2 인덱스들의 각각에 대해 상기 제1 루프가 수행되고, 그리고상기 제3 루프에서 생성되는 제3 인덱스들의 각각에 대해 상기 제2 루프가 수행되는 주소 생성기
|
| 16 |
16
제15항에 있어서,상기 제3 루프가 완료되면, 상기 제1 인덱스 생성기는 상기 복수의 제1 주소 생성 파라미터들 중 다른 하나의 제1 주소 생성 파라미터를 선택하고, 그리고 이후에 상기 제3 루프가 수행되는 주소 생성기
|
| 17 |
17
제15항에 있어서,상기 복수의 제1 주소 생성 파라미터들의 각각에 대해 상기 제3 루프가 완료되면, 상기 제2 인덱스 생성기는 상기 복수의 제2 주소 생성 파라미터들 중 다른 하나의 제2 주소 생성 파라미터를 선택하고, 그리고 이후에 상기 제3 루프가 수행되는 주소 생성기
|
| 18 |
18
제17항에 있어서,상기 복수의 제2 주소 생성 파라미터들의 각각에 대해 상기 제3 루프가 완료되면, 상기 제3 인덱스 생성기는 상기 복수의 제3 주소 생성 파라미터들 중 다른 하나의 제2 주소 생성 파라미터를 선택하고, 그리고 이후에 상기 제3 루프가 수행되는 주소 생성기
|
| 19 |
19
운영체제를 실행하도록 구성되는 메인 프로세서; 그리고상기 메인 프로세서의 요청에 따라 콘볼루션 연산을 수행하도록 구성되는 뉴럴 프로세서를 포함하고,상기 뉴럴 프로세서는:행들 및 열들로 배열되는 복수의 프로세싱 소자들을 포함하는 프로세싱 소자 어레이;상기 프로세싱 소자들의 행들에 대응하는 행 메모리들을 포함하는 행 메모리 그룹;상기 프로세싱 소자들의 열들에 대응하는 열 메모리들을 포함하는 열 메모리 그룹; 그리고제1 주소 및 제2 주소를 생성하고, 상기 제1 주소를 상기 행 메모리 그룹에 전달하고, 그리고 상기 제2 주소를 상기 열 메모리 그룹에 전달하는 제어기를 포함하고,상기 제어기는 상기 제1 주소의 생성 방식을 변경함으로써, 서로 다른 형태의 콘볼루션 연산을 지원하는 전자 장치
|
| 20 |
20
제19항에 있어서,상기 뉴럴 프로세서는 시스톨릭 어레이(systolic array)에 기반하는 전자 장치
|
