| 1 |
1
연신기판 일 면에 그래핀 적층체가 형성된 다층 그래핀 소자에 있어서,상기 그래핀 적층체는 티타늄(Ti) 버퍼층; 상기 티타늄(Ti) 버퍼층 일 면에 형성된 제1 Ti-O-C 브릿지층;상기 제1 Ti-O-C 브릿지층 일 면에 성장된 그래핀 박막; 및 상기 그래핀 박막 위에 형성된 제2 Ti-O-C 브릿지층;을 포함하는 구조가 순차적으로 반복 적층되는 것을 특징으로 하는, 스트레처블 다층 그래핀 소자
|
| 2 |
2
제 1항에 있어서,상기 그래핀 박막이 n회 적층된 스트레처블 다층 그래핀 소자는 하기 관계식 1로 정의되는 면저항(△Rnx)의 값이 10을 초과하지 않는 것을 특징으로 하는, 스트레처블 다층 그래핀 소자
|
| 3 |
3
제 2항에 있어서,상기 그래핀 박막이 n회 적층된 스트레처블 다층 그래핀 소자를 x%로 연신하는 것을 10,000번 반복 수행하였을 때, 상기 면저항 값이 10을 초과하지 않는 것을 특징으로 하는, 스트레처블 다층 그래핀 소자
|
| 4 |
4
제 1항에 있어서,상기 그래핀 박막이 n회 적층된 스트레처블 다층 그래핀 소자의 면저항이 50Ω/□ 이하인 것을 특징으로 하는, 스트레처블 다층 그래핀 소자
|
| 5 |
5
제 1항에 있어서,상기 그래핀 박막이 n회 적층된 스트레처블 다층 그래핀 소자에 500 내지 600㎚의 빛을 투과하였을 때 투과율(Transmittance)이 90% 이상인 것을 특징으로 하는, 스트레처블 다층 그래핀 소자
|
| 6 |
6
a) 연신기판 위에 티타늄(Ti) 버퍼층을 형성하는 단계; b) 동일한 장치 내에서 in-situ로 상기 티타늄(Ti) 버퍼층 위에 그래핀 박막을 성장시키는 단계; c) 상기 그래핀 박막 위에 하나 이상의 티타늄(Ti) 버퍼층과 하나 이상의 그래핀 박막을 반복 성장시키는 단계; 및 d) 상기 티타늄(Ti) 버퍼층이 공기중 산소(O2)에 노출되어 상기 티타늄(Ti) 버퍼층과 상기 그래핀 박막 사이에 Ti-O-C 브릿지층을 형성하는 단계;를 포함하는 것을 특징으로 하는, 스트레처블 그래핀 박막 제조방법
|
| 7 |
7
제 6항에 있어서,상기 c) 단계에서 상기 티타늄 버퍼층이 Ti02-x로 완전히 산화되는 것을 특징으로 하는, 스트레처블 그래핀 박막 제조방법
|
| 8 |
8
제 6항에 있어서,상기 티타늄(Ti) 버퍼층의 두께는 10 ㎚ 이하인 것을 특징으로 하는, 스트레처블 그래핀 박막 제조방법
|
| 9 |
9
제 6항에 있어서,상기 a) 내지 c) 단계들은 400℃ 이하에서 수행되는 것을 특징으로 하는, 스트레처블 그래핀 박막 제조방법
|
| 10 |
10
게이트 전극;상기 게이트 전극 위에 접촉하는 게이트 절연층;상기 게이트 절연층의 일부 영역에 위치하여 채널로 사용되는 그래핀 활성층;상기 활성층의 일측에 접촉하는 제1 전극; 및상기 활성층의 타측에 접촉하는 제2 전극;을 포함하며, 상기 그래핀 활성층은, 티타늄(Ti) 버퍼층; 상기 티타늄(Ti) 버퍼층 일 면에 형성된 Ti-O-C 브릿지층;및상기 Ti-O-C 브릿지층 일 면에 성장된 그래핀 박막;을 포함하여 그래핀/Ti-O-C/TiO2-x로 제공되는 것을 특징으로 하는, 스트레처블 그래핀 FET
|
| 11 |
11
제 10항에 있어서,상기 게이트전극은 그래핀층으로 제공되며, 상기 게이트 절연층은 신축성이 있는 고분자소재로 제공되는 것을 특징으로 하는, 스트레처블 그래핀 FET
|
| 12 |
12
제 10항에 있어서,상기 채널과 수평한 방향인 수평방향 또는 상기 채널에 수직한 방향인 수직방향 중 어느 하나의 방향으로 상기 스트레처블 그래핀 FET를 120% 인장 시 홀 이동도(Hole mobility)가 1
|
| 13 |
13
제 10항에 있어서,상기 채널과 수평한 방향인 수평방향 또는 상기 채널에 수직한 방향인 수직방향 중 어느 하나의 방향으로 상기 스트레처블 그래핀 FET를 120% 인장 시 전자 이동도(Electron mobility)가 0
|
| 14 |
14
제 10항에 있어서,상기 채널과 수평한 방향인 수평방향으로 상기 스트레처블 그래핀 FET를 140% 인장 하는 것을 5,000 번 반복 수행하는 동안 홀 이동도(Hole mobility)가 1
|
| 15 |
15
제 10항에 있어서,상기 채널과 수평한 방향인 수평방향으로 상기 스트레처블 그래핀 FET를 140% 인장 하는 것을 5,000번 반복 수행하는 동안 전자 이동도(Electron mobility)가 0
|
