| 1 |
1
전도성 기판;상기 전도성 기판 상에 형성된, 제1 절연층 및 제2 절연층;상기 제1 절연층 및 제2 절연층 상부 영역의 일부에 각각 형성된, 제1 반도체 및 제2 반도체;상기 제1 반도체 및 제2 반도체의 각 전극 컨택 영역에 독립적으로 형성된, 버퍼층; 및상기 제1 절연층 및 제2 절연층의 상부 영역 중 상기 제1 반도체 및 제2 반도체가 형성되지 않은 부분과 상기 버퍼층 외부 표면에 형성되는 애노드 전극 및 캐소드 전극 - 상기 제1 반도체와 상기 제2 반도체는 상기 애노드 전극 및 캐소드 전극으로 인해 병렬 연결됨 -;을 포함하고,상기 제1 절연층과 제2 절연층은 유전 상수 또는 기하 구조 중 적어도 하나가 서로 상이한 것인, 다중 영미분 전달전도 특성을 갖는 반도체 소자
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 제1 반도체 및 제2 반도체는 밴드 구조 또는 도핑 공정 중 적어도 하나가 서로 상이한 것인, 다중 영미분 전달전도 특성을 갖는 반도체 소자
|
| 4 |
4
제1항에 있어서,상기 버퍼층은 상기 제1 반도체 및 제2 반도체의 전극 컨택 영역을 변형시킴으로써 형성되거나 상기 제1 반도체 및 제2 반도체의 전극 컨택 영역 상부에 형성되는 것인, 다중 영미분 전달전도 특성을 갖는 반도체 소자
|
| 5 |
5
제1항에 있어서,상기 제1 절연층 및 상기 전도성 기판 사이에 형성된, 제3 절연층 및상기 제2 절연층 및 상기 전도성 기판 사이에 형성된, 제4 절연층을 더 포함하고,상기 제3 절연층 및 제4 절연층은 상기 제1 절연층 및 제2 절연층과 상기 전도성 기판 간 캐리어 이동을 차단할 수 있는 밴드 구조를 갖는 것인, 다중 영미분 전달전도 특성을 갖는 반도체 소자
|
| 6 |
6
전도성 기판 상에 제1 절연층 및 제2 절연층을 형성시키는 단계;상기 제1 절연층 및 제2 절연층 상부 영역의 일부에 각각 제1 반도체 및 제2 반도체를 형성시키는 단계;상기 제1 반도체 및 제2 반도체의 각 전극 컨택 영역에 버퍼층을 독립적으로 형성시키는 단계; 및상기 제1 절연층 및 제2 절연층의 상부 영역 중 상기 제1 반도체 및 제2 반도체가 형성되지 않은 부분과 상기 버퍼층 외부 표면에 애노드 전극 및 캐소드 전극을 형성시키는 단계 - 상기 제1 반도체와 상기 제2 반도체는 상기 애노드 전극 및 캐소드 전극으로 인해 병렬 연결됨 -;를 포함하고,상기 제1 절연층과 제2 절연층은 유전 상수 또는 기하 구조 중 적어도 하나가 서로 상이한 것인, 다중 영미분 전달전도 특성을 갖는 반도체 소자 제조 방법
|
| 7 |
7
삭제
|
| 8 |
8
제6항에 있어서,상기 제1 반도체 및 제2 반도체는 밴드 구조 또는 도핑 공정 중 적어도 하나가 서로 상이한 것인, 다중 영미분 전달전도 특성을 갖는 반도체 소자 제조 방법
|
| 9 |
9
제6항에 있어서,상기 버퍼층은 상기 제1 반도체 및 제2 반도체의 전극 컨택 영역을 변형시킴으로써 형성거나 상기 제1 반도체 및 제2 반도체의 전극 컨택 영역 상부에 형성되는 것인, 다중 영미분 전달전도 특성을 갖는 반도체 소자 제조 방법
|
| 10 |
10
제6항에 있어서,상기 제1 절연층을 형성시키기 이전에, 상기 제1 절연층 및 상기 전도성 기판 사이에 제3 절연층을 형성시키는 단계; 및상기 제2 절연층을 형성시키기 이전에, 상기 제2 절연층 및 상기 전도성 기판 사이에 제4 절연층을 형성시키는 단계를 더 포함하고,상기 제3 절연층 및 제4 절연층은 상기 제1 절연층 및 제2 절연층과 상기 전도성 기판 간 캐리어 이동을 차단할 수 있는 밴드 구조를 갖는 것인, 다중 영미분 전달전도 특성을 갖는 반도체 소자 제조 방법
|
