| 1 |
1
입력 신호를 지연하여 출력 신호를 생성하는 가변 지연 회로를 포함하되, 제 1 바이어스 제어 신호에 따라 제 1 전원과 제 2 전원 사이의 전원 전압의 변동에 의한 지연 변동을 보상하는 지연 보상 회로; 및상기 전원 전압의 변동에 의한 상기 가변 지연 회로의 지연량 변동을 상쇄하는 방향으로 상기 제 1 바이어스 제어 신호를 생성하는 바이어스 제어 회로를 포함하는 반도체 장치
|
| 2 |
2
청구항 1에 있어서, 상기 가변 지연 회로는상기 입력 신호를 지연하여 상기 출력 신호를 생성하는 지연 소자; 및상기 제 1 전원과 연결되어 상기 제 1 전원과 상기 지연 소자 사이의 제 1 바이어스 전류를 제어하는 제 1 바이어스 회로를 포함하되,상기 제 1 바이어스 회로는 상기 제 1 바이어스 제어 신호에 따라 상기 전원 전압의 변동에 의한 상기 제 1 바이어스 전류의 변동을 상쇄하는 반도체 장치
|
| 3 |
3
청구항 2에 있어서, 상기 제 2 전원과 연결되어 상기 제 2 전원과 상기 지연 소자 사이의 제 2 바이어스 전류를 제어하는 제 2 바이어스 회로를 더 포함하되,상기 제 2 바이어스 회로는 상기 바이어스 제어 회로에서 추가로 제공되는 제 2 바이어스 제어 신호에 따라 상기 전원 전압의 변동에 의한 상기 제 2 바이어스 전류의 변동을 상쇄하는 반도체 장치
|
| 4 |
4
청구항 3에 있어서, 상기 제 1 바이어스 회로는 상기 제 1 전원과 상기 지연 소자 사이에 연결된 복수의 모스 트랜지스터를 포함하되, 상기 복수의 모스 트랜지스터 중 하나의 게이트에는 고정된 전압이 제공되고, 상기 복수의 모스 트랜지스터 중 다른 하나의 게이트에는 상기 제 1 바이어스 제어 신호가 인가되는 반도체 장치
|
| 5 |
5
청구항 3에 있어서, 상기 제 2 바이어스 회로는 상기 제 2 전원과 상기 지연 소자 사이에 연결된 복수의 모스 트랜지스터를 포함하되, 상기 복수의 모스 트랜지스터 중 하나의 게이트에는 고정된 전압이 제공되고, 상기 복수의 모스 트랜지스터 중 다른 하나의 게이트에는 상기 제 2 바이어스 제어 신호가 인가되는 반도체 장치
|
| 6 |
6
청구항 3에 있어서, 상기 바이어스 제어 회로는 상기 제 1 바이어스 제어 신호를 제공하는 제 1 바이어스 제어 회로를 포함하되, 상기 제 1 바이어스 제어 회로는모스 트랜지스터;상기 전원 전압을 저항 분배하여 상기 모스 트랜지스터의 게이트 전압을 생성하는 복수의 저항;상기 모스 트랜지스터의 드레인과 연결되는 저항을 포함하되,상기 제 1 바이어스 제어 신호는 상기 모스 트랜지스터의 드레인에서 제공되는 반도체 장치
|
| 7 |
7
청구항 3에 있어서, 상기 바이어스 제어 회로는 상기 제 2 바이어스 제어 신호를 제공하는 제 2 바이어스 제어 회로를 포함하되, 상기 제 2 바이어스 제어 회로는모스 트랜지스터;상기 전원 전압을 저항 분배하여 상기 모스 트랜지스터의 게이트 전압을 생성하는 복수의 저항;상기 모스 트랜지스터의 드레인과 연결되는 저항을 포함하되,상기 제 1 바이어스 제어 신호는 상기 모스 트랜지스터의 드레인에서 제공되는 반도체 장치
|
| 8 |
8
청구항 1에 있어서, 상기 지연 보상 회로는 상기 가변 지연 회로의 입출력단 사이에 병렬 연결된 가변 저항 회로를 더 포함하되,상기 가변 저항 회로는 상기 전원 전압의 변동에 의한 상기 가변 지연 회로의 지연량 변동을 추가로 상쇄하는 반도체 장치
|
| 9 |
9
청구항 8에 있어서, 상기 가변 저항 회로는 상기 제 1 가변 제어 신호에 따라 저항값이 조절되는 가변 저항을 포함하는 반도체 장치
|
| 10 |
10
청구항 9에 있어서, 상기 가변 저항 회로는 상기 가변 저항에 연결된 저항을 더 포함하는 반도체 장치
|
| 11 |
11
입력 클록 신호를 전달하여 출력단에서 입력 신호를 제공하는 제 1 단계 회로; 및상기 입력 신호를 지연하여 출력 신호를 생성하고 출력 신호를 전달하여 출력단에서 클록 신호를 제공하는 제 2 단계 회로;를 포함하되, 상기 제 2 단계 회로는 제 1 전원과 제 2 전원 사이의 전원 전압의 변동에 따른 지연 변동을 보상하는 반도체 장치를 포함하는 클록 전달 회로
|
| 12 |
12
청구항 11에 있어서, 상기 반도체 장치는상기 입력 신호를 지연하여 상기 출력 신호를 생성하는 가변 지연 회로를 포함하되, 제 1 바이어스 제어 신호에 따라 상기 전원 전압의 변동에 의한 지연 변동을 보상하는 지연 보상 회로; 및상기 전원 전압의 변동에 의한 상기 가변 지연 회로의 지연량 변동을 상쇄하는 방향으로 상기 제 1 바이어스 제어 신호를 생성하는 바이어스 제어 회로를 포함하는 클록 전달 회로
|
| 13 |
13
청구항 12에 있어서, 상기 가변 지연 회로는상기 입력 신호를 지연하여 상기 출력 신호를 생성하는 지연 소자; 및상기 제 1 전원과 연결되어 상기 제 1 전원과 상기 지연 소자 사이의 제 1 바이어스 전류를 제어하는 제 1 바이어스 회로를 포함하되,상기 제 1 바이어스 회로는 상기 제 1 바이어스 제어 신호에 따라 상기 전원 전압의 변동에 의한 상기 제 1 바이어스 전류의 변동을 상쇄하는 클록 전달 회로
|
| 14 |
14
청구항 13에 있어서, 상기 제 2 전원과 연결되어 상기 제 2 전원과 상기 지연 소자 사이의 제 2 바이어스 전류를 제어하는 제 2 바이어스 회로를 더 포함하되,상기 제 2 바이어스 회로는 상기 바이어스 제어 회로에서 추가로 제공되는 제 2 바이어스 제어 신호에 따라 상기 전원 전압의 변동에 의한 상기 제 2 바이어스 전류의 변동을 상쇄하는 클록 전달 회로
|
| 15 |
15
청구항 14에 있어서, 상기 바이어스 제어 회로는 상기 제 1 바이어스 제어 신호를 제공하는 제 1 바이어스 제어 회로 및 상기 제 2 바이어스 제어 신호를 제공하는 제 2 바이어스 제어 회로를 포함하되,상기 제 1 바이어스 제어 회로는제 1 모스 트랜지스터;상기 전원 전압을 저항 분배하여 상기 제 1 모스 트랜지스터의 게이트 전압을 생성하는 복수의 저항;상기 제 1 모스 트랜지스터의 드레인과 연결되는 저항을 포함하되,상기 제 1 바이어스 제어 신호는 상기 제 1 모스 트랜지스터의 드레인에서 제공되고,상기 제 2 바이어스 제어 회로는제 2 모스 트랜지스터;상기 전원 전압을 저항 분배하여 상기 제 2 모스 트랜지스터의 게이트 전압을 생성하는 복수의 저항;상기 제 2 모스 트랜지스터의 드레인과 연결되는 저항을 포함하되,상기 제 2 바이어스 제어 신호는 상기 제 2 모스 트랜지스터의 드레인에서 제공되는 클록 전달 회로
|
| 16 |
16
청구항 12에 있어서, 상기 지연 보상 회로는 상기 가변 지연 회로의 입출력단 사이에 병렬 연결된 가변 저항 회로를 더 포함하되,상기 가변 저항 회로는 상기 전원 전압의 변동에 의한 상기 가변 지연 회로의 지연량 변동을 추가로 상쇄하는 클록 전달 회로
|
| 17 |
17
청구항 16에 있어서, 상기 가변 저항 회로는 상기 제 1 가변 제어 신호에 따라 저항값이 조절되는 가변 저항을 포함하는 클록 전달 회로
|
| 18 |
18
청구항 16에 있어서, 상기 제 1 단계의 회로는 상기 전원 전압의 변동에 따른 지연 변동을 보상하지 않는 클록 전달 회로
|
| 19 |
19
청구항 11에 있어서, 상기 제 1 단계 회로는 CML 레벨에서 동작하는 회로이고, 상기 제 2 단계 회로는 CMOS 레벨에서 동작하는 회로인 클록 전달 회로
|
| 20 |
20
청구항 11에 있어서, 상기 제 2 단계 회로는 상기 반도체 장치에서 출력된 신호를 가변 지연하는 가변 지연 회로를 더 포함하는 클록 전달 회로
|
