| 1 |
1
연산 증폭기에 대한 오프셋 제거를 수행하는 오프셋 제거 회로에 있어서,연산 증폭기; 및상기 연산 증폭기의 출력 중 적어도 일부를 상기 연산 증폭기의 반전 입력단으로 피드백하는 피드백 회로를 포함하고,상기 피드백 회로는,상기 연산 증폭기의 출력단 및 제 1 노드 사이에 위치하는 저항;상기 제 1 노드 및 그라운드(ground) 사이에 위치하는 커패시터;상기 연산 증폭기의 출력단 및 상기 저항 사이에 위치하는 제 1 스위치; 및상기 반전 입력단 및 상기 제 1 노드 사이에 위치하는 제 2 스위치를 포함하고,상기 제 1 스위치 및 상기 제 2 스위치가 온(ON)된 상태에서, 상기 저항 및 커패시터에 의해 상기 연산 증폭기의 출력단의 전압이 상기 연산 증폭기의 입력단으로 피드백됨으로써 상기 오프셋 제거를 수행하고,상기 제 1 스위치가 오프(OFF)되고 상기 제 2 스위치가 온(ON)된 상태에서, 상기 커패시터에 저장된 전압을 이용하여 상기 오프셋 제거를 수행하는 것인, 오프셋 제거 회로
|
| 2 |
2
제 1 항에 있어서,상기 커패시터에 저장된 전압은 상기 제 1 스위치 및 상기 제 2 스위치가 온(ON)된 상태에서의 피드백에 기초하여 결정되는 것인, 오프셋 제거 회로
|
| 3 |
3
제 1 항에 있어서,상기 제 1 스위치를 오프(OFF)함으로써 상기 연산 증폭기의 출력은 피드백되지 않는 것인, 오프셋 제거 회로
|
| 4 |
4
복수의 연산 증폭기에 대한 오프셋 제거를 수행하는 오프셋 제거 회로에 있어서,제 1 연산 증폭기;상기 제 1 연산 증폭기의 출력을 입력으로 하는 제 2 연산 증폭기; 및상기 제 1 연산 증폭기의 출력 중 적어도 일부를 상기 제 1 연산 증폭기의 반전 입력단으로 피드백하고, 상기 제 2 연산 증폭기의 출력 중 적어도 일부를 상기 제 2 연산 증폭기의 반전 입력단으로 피드백하는 피드백 회로를 포함하고,상기 피드백 회로는,상기 제 1 연산 증폭기의 출력단 및 제 2 연산 증폭기의 출력단에 연결된 제 1 노드 및 상기 제 1 및 제 2 연산 증폭기의 반전 입력단에 연결된 제 2 노드 사이에 위치하는 공통 저항; 및상기 제 2 노드 및 그라운드(ground) 사이에 위치하는 공통 커패시터를 포함하는 것인, 오프셋 제거 회로
|
| 5 |
5
제 4 항에 있어서,상기 피드백 회로는 상기 공통 저항 및 상기 공통 커패시터를 공유하고, 상기 공유된 공통 저항 및 공통 커패시터에 의해 상기 제 1 및 제 2 연산 증폭기 중 어느 하나에 대한 오프셋 제거를 수행하는 것인, 오프셋 제거 회로
|
| 6 |
6
제 4 항에 있어서,상기 피드백 회로는상기 제 1 연산 증폭기의 출력단 및 상기 제 1 노드 사이에 위치하는 제 1 스위치;상기 제 1 연산 증폭기의 반전 입력단 및 상기 제 2 노드 사이에 위치하는 제 2 스위치;상기 제 2 연산 증폭기의 출력단 및 상기 제 1 노드 사이에 위치하는 제 3 스위치; 및상기 제 2 연산 증폭기의 반전 입력단 및 상기 제 2 노드 사이에 위치하는 제 4 스위치를 더 포함하는 것인, 오프셋 제거 회로
|
| 7 |
7
제 6 항에 있어서,상기 제 1 및 제 2 스위치가 ON되고 상기 제 3 및 제 4 스위치가 오프(OFF)된 상태에서, 상기 공통 저항 및 상기 공통 커패시터에 의해 상기 제 1 연산 증폭기의 출력이 상기 제 1 연산 증폭기의 반전 입력단으로 피드백됨으로써 상기 제 1 연산 증폭기에 대한 오프셋 제거를 수행하고,상기 제 1 및 제 2 스위치가 오프(OFF)되고 상기 제 3 및 제 4 스위치가 ON된 상태에서, 상기 공통 저항 및 상기 공통 커패시터에 의해 상기 제 2 연산 증폭기의 출력이 상기 제 2 연산 증폭기의 반전 입력단으로 피드백됨으로써 상기 제 2 연산 증폭기에 대한 오프셋 제거를 수행하는 것인, 오프셋 제거 회로
|
| 8 |
8
제 7 항에 있어서,상기 피드백 회로는상기 제 1 연산 증폭기의 반전 입력단에 연결되는 제 1 개별 커패시터; 및상기 제 2 연산 증폭기의 반전 입력단에 연결되는 제 2 개별 커패시터를 더 포함하는 것인, 오프셋 제거 회로
|
| 9 |
9
제 8 항에 있어서,상기 피드백 회로는 상기 제 1 및 제 2 스위치가 온(ON)되고 상기 제 3 및 제 4 스위치가 오프(OFF)된 상태 이후 상기 제 1 및 제 2 스위치가 오프(OFF)된 상태에서, 상기 제 1 개별 커패시터에 저장된 전압을 이용하여 상기 제 1 연산 증폭기에 대한 오프셋 제거를 수행하는 것인, 오프셋 제거 회로
|
| 10 |
10
제 8 항에 있어서,상기 피드백 회로는 상기 제 1 및 제 2 스위치가 오프(OFF)되고 상기 제 3 및 제 4 스위치가 온(ON)된 상태 이후 상기 제 3 및 제 4 스위치가 오프(OFF)된 상태에서, 상기 제 2 개별 커패시터에 저장된 전압을 이용하여 상기 제 2 연산 증폭기에 대한 오프셋 제거를 수행하는 것인, 오프셋 제거 회로
|
