| 1 |
1
기판; n형 산화물 반도체층; 및 p형 텔루륨 산화물 반도체층을 포함하는 반도체 소자로서,상기 p형 텔루륨 산화물 반도체가 TeOx로 표시되고, x가 0
|
| 2 |
2
제 1 항에 있어서,상기 n형 산화물 반도체가 인듐(In), 갈륨(Ga), 주석(Sn), 아연(Zn), 알루미늄(Al) 및 마그네슘(Mg)으로 구성된 군에서 선택되는 1종 이상의 금속 원소를 함유하는 금속 산화물인, 반도체 소자
|
| 3 |
3
제 1 항에 있어서,상기 n형 산화물 반도체의 밴드갭이 2eV 이상인, 반도체 소자
|
| 4 |
4
제 1 항에 있어서,상기 n형 산화물 반도체층의 두께가 5 내지 50nm인, 반도체 소자
|
| 5 |
5
제 1 항에 있어서,상기 n형 산화물 반도체와 p형 텔루륨 산화물 반도체의 전자 친화도 차이가 2eV 이하인, 반도체 소자
|
| 6 |
6
제 1 항에 있어서,상기 p형 텔루륨 산화물 반도체의 밴드갭이 2eV 미만인, 반도체 소자
|
| 7 |
7
제 1 항에 있어서,상기 p형 텔루륨 산화물 반도체층의 두께가 1 내지 20nm인, 반도체 소자
|
| 8 |
8
기판 상에 n형 산화물 반도체층을 형성하는 단계; 및 상기 n형 산화물 반도체층 상에 p형 텔루륨 산화물 반도체층을 형성하는 단계를 포함하는, 반도체 소자의 제조방법으로서,상기 p형 텔루륨 산화물 반도체가 TeOx로 표시되고, x가 0
|
| 9 |
9
제 8 항에 있어서,상기 n형 산화물 반도체층 및 p형 텔루륨 산화물 반도체층의 형성이 각각 독립적으로 스퍼터링, 화학기상증착, 열진공 증착, 전자빔 증착 또는 원자층 증착에 의하여 수행되는, 반도체 소자의 제조방법
|
| 10 |
10
제 8 항에 있어서,상기 n형 산화물 반도체층 형성 단계 이후, 100 내지 500℃로 열처리하는 단계를 더 포함하는, 반도체 소자의 제조방법
|
| 11 |
11
제 8 항에 있어서,상기 p형 텔루륨 산화물 반도체층의 형성이 2 내지 25%의 산소 분압 조건 하에서 수행되는, 반도체 소자의 제조방법
|
| 12 |
12
제 8 항에 있어서,상기 p형 텔루륨 산화물 반도체층 형성 단계 이후, 100 내지 200℃로 열처리하는 단계를 더 포함하는, 반도체 소자의 제조방법
|
| 13 |
13
기판;상기 기판 상에 위치하는 절연층;상기 절연층 상에 위치하며 n형 산화물 반도체를 포함하는 채널층;상기 채널층 상에 위치하며, p형 텔루륨 산화물 반도체를 포함하는 광반응층; 및 상기 채널층 상에 위치하며, 채널층의 양 단부에 상호 이격되어 배치되는 소스 전극 및 드레인 전극을 포함하고,상기 광반응층이 상기 소스 전극 및 드레인 전극 사이에 배치되며,상기 p형 텔루륨 산화물 반도체가 TeOx로 표시되고, x가 0
|
| 14 |
14
제 13 항에 있어서,상기 광반응층이 상기 소스 전극 및 드레인 전극과 접하지 않도록 이격되어 배치되는, 광 검출기
|
| 15 |
15
제 13 항에 있어서,상기 광 검출기가 상기 기판 및 절연층 사이에 위치하는 게이트 전극을 더 포함하는, 광 검출기
|
