1 |
1
MMIC로 구현된 W-대역 증폭기에 있어서,직렬로 연결된 적어도 하나 이상의 단위증폭기를 포함하는 전단증폭부;상기 전단증폭부에 직렬 연결되는 제1 피드백 증폭부; 및상기 제1 피드백 증폭부에 직렬 연결되는 제2 피드백 증폭부를 포함하되,상기 단위증폭기는,트랜지스터(transistor);상기 트랜지스터의 게이트(gate)와 게이트 전원 사이에 직렬로 연결된 게이트 바이어스회로; 및 상기 트랜지스터의 드레인(drain)과 드레인 전원 사이에 직렬로 연결된 드레인 바이어스회로를 포함하고,상기 제1 피드백 증폭부는,상기 단위증폭기의 구조에 상기 게이트 바이어스회로 및 상기 드레인 바이어스회로에 연결되는 제1 피드백(feedback) 회로가 추가된 증폭기를 포함하며,상기 제2 피드백 증폭부는,상기 단위증폭기의 구조에 상기 게이트에 연결된 제1 전송선로 및 상기 드레인에 연결된 제2 전송선로에 연결되는 제2 피드백 회로가 추가된 증폭기를 포함하며, 피드백 구조를 포함하는 W-대역 증폭기
|
2 |
2
제1항에 있어서,상기 단위증폭기는,상기 트랜지스터의 게이트에 직렬로 연결된 입력 DC 블록; 및상기 트랜지스터의 드레인에 직렬로 연결된 출력 DC 블록을 포함하며,상기 게이트 바이어스회로는,DC 피더, 바이패스 커패시터 및 게이트 바이어스 선로를 포함하며상기 드레인 바이어스회로는,DC 피더, 바이패스 커패시터 및 드레인 바이어스 선로를 포함하는,피드백 구조를 포함하는 W-대역 증폭기
|
3 |
3
제2항에 있어서,상기 제1 피드백 회로는,상기 게이트 바이어스 선로와 상기 드레인 바이어스 선로 사이에 직렬로 연결되는,피드백 구조를 포함하는 W-대역 증폭기
|
4 |
4
제2항에 있어서,상기 제1 피드백 회로는,상기 게이트 바이어스 선로 및 상기 드레인 바이어스 선로의 인덕터를 공유하는,피드백 구조를 포함하는 W-대역 증폭기
|
5 |
5
제1항에 있어서,상기 제1 전송선로는,상기 게이트를 기준으로 상기 게이트 바이어스회로의 반대편에 스텁(stub) 구조로 형성되며,상기 제2 전송선로는,상기 드레인을 기준으로 상기 드레인 바이어스회로의 반대편에 스텁(stub) 구조로 형성된,피드백 구조를 포함하는 W-대역 증폭기
|
6 |
6
제5항에 있어서,상기 제2 피드백 회로는,상기 제1 전송선로 및 상기 제2 전송선로의 인덕터를 공유하는,피드백 구조를 포함하는 W-대역 증폭기
|
7 |
7
제2항에 있어서,상기 제1 피드백 회로 및 상기 제2 피드백 회로는,MMIC 상에서 TFR(Thin film resistor) 방식으로 구현된 저항, MLIN(Microstrip line) 방식으로 구현된 인덕터 및 MIM(Metal insulator metal) 방식으로 구현된 커패시터를 포함하는,피드백 구조를 포함하는 W-대역 증폭기
|
8 |
8
MMIC로 구현된 W-대역 증폭기에 있어서,직렬로 연결된 적어도 하나 이상의 단위증폭기를 포함하는 전단증폭부;상기 전단증폭부에 직렬 연결되는 제2 피드백 증폭부; 및상기 제2 피드백 증폭부에 직렬 연결되는 제1 피드백 증폭부를 포함하되,상기 단위증폭기는,트랜지스터(transistor);상기 트랜지스터의 게이트(gate)와 게이트 전원 사이에 직렬로 연결된 게이트 바이어스회로; 및 상기 트랜지스터의 드레인(drain)과 드레인 전원 사이에 직렬로 연결된 드레인 바이어스회로를 포함하고,상기 제1 피드백 증폭부는,상기 단위증폭기의 구조에 상기 게이트 바이어스회로 및 상기 드레인 바이어스회로에 연결되는 제1 피드백(feedback) 회로가 추가된 증폭기를 포함하며,상기 제2 피드백 증폭부는,상기 단위증폭기의 구조에 상기 게이트에 연결된 제1 전송선로 및 상기 드레인에 연결된 제2 전송선로에 연결되는 제2 피드백 회로가 추가된 증폭기를 포함하며, 피드백 구조를 포함하는 W-대역 증폭기
|
9 |
9
제8항에 있어서,상기 단위증폭기는,상기 트랜지스터의 게이트에 직렬로 연결된 입력 DC 블록; 및상기 트랜지스터의 드레인에 직렬로 연결된 출력 DC 블록을 포함하며,상기 게이트 바이어스회로는,DC 피더, 바이패스 커패시터 및 게이트 바이어스 선로를 포함하며상기 드레인 바이어스회로는,DC 피더, 바이패스 커패시터 및 드레인 바이어스 선로를 포함하는,피드백 구조를 포함하는 W-대역 증폭기
|
10 |
10
제9항에 있어서,상기 제1 피드백 회로는,상기 게이트 바이어스 선로와 상기 드레인 바이어스 선로 사이에 직렬로 연결되는,피드백 구조를 포함하는 W-대역 증폭기
|
11 |
11
제9항에 있어서,상기 제1 피드백 회로는,상기 게이트 바이어스 선로 및 상기 드레인 바이어스 선로의 인덕터를 공유하는,피드백 구조를 포함하는 W-대역 증폭기
|
12 |
12
제8항에 있어서,상기 제1 전송선로는,상기 게이트를 기준으로 상기 게이트 바이어스회로의 반대편에 스텁(stub) 구조로 형성되며,상기 제2 전송선로는,상기 드레인을 기준으로 상기 드레인 바이어스회로의 반대편에 스텁(stub) 구조로 형성된,피드백 구조를 포함하는 W-대역 증폭기
|
13 |
13
제12항에 있어서,상기 제2 피드백 회로는,상기 제1 전송선로 및 상기 제2 전송선로의 인덕터를 공유하는,피드백 구조를 포함하는 W-대역 증폭기
|
14 |
14
제9항에 있어서,상기 제1 피드백 회로 및 상기 제2 피드백 회로는,MMIC 상에서 TFR(Thin film resistor) 방식으로 구현된 저항, MLIN(Microstrip line) 방식으로 구현된 인덕터 및 MIM(Metal insulator metal) 방식으로 구현된 커패시터를 포함하는,피드백 구조를 포함하는 W-대역 증폭기
|