| 1 |
1
다수의 비트 라인 중 어느 하나의 개별 비트 라인과 상기 개별 비트 라인에 교차하는 다수의 워드 라인 각각에 연결된 다수의 커패시터를 포함하는 용량성 가중치 어레이; 및상기 개별 비트 라인에 연결되고, 상기 다수의 커패시터의 커플링에 의해 비트 라인에 누적되는 전하량 변화를 감지하여 출력 신호를 생성하는 감지증폭 회로를 포함하고,상기 용량성 가중치 어레이는 시냅스 가중치를 저장하는 용량성 차동쌍을 포함하는 가중치 메모리 시스템
|
| 2 |
2
제1항에 있어서, 상기 용량성 차동쌍은,상기 개별 비트 라인에 공통 연결되고, 상기 다수의 워드 라인 중 워드 라인 쌍을 이루는 두 개의 워드 라인에 각각 연결된 두 개의 커패시터를 포함하고,상기 다수의 비트 라인과 상기 다수의 워드 라인 쌍이 교차하는 영역에 대응되도록 다수 배치되는 것인 가중치 메모리 시스템
|
| 3 |
3
제1항에 있어서,상기 용량성 차동쌍은 상기 개별 비트 라인에 병렬로 공통 연결된 두 커패시터가 하나의 쌍을 이루도록 배치되고, 상기 용량성 차동쌍에 저장된 시냅스 가중치는 상기 두 커패시터의 커패시턴스 차이인 차동 모드 커패시턴스에 의해 정량화되는 것인 가중치 메모리 시스템
|
| 4 |
4
제2항에 있어서,상기 용량성 차동쌍에 의한 커플링 동작이 수행되는 구간에서, 상기 용량성 차동쌍이 연결된 상기 워드 라인 쌍에는 전압 변화의 크기는 같고 변화의 방향이 반대인 두 개의 입력 전압 펄스가 각각 입력되는 것인 정전용량을 이용한 가중치 메모리 시스템
|
| 5 |
5
제4항에 있어서,상기 두 개의 입력 전압 펄스는 상기 용량성 차동쌍에 연결된 상기 워드 라인 쌍에 각각 입력되는 제1 펄스 및 제2 펄스를 포함하고,상기 용량성 차동쌍이 커플링 동작이 수행되는 구간에서, 상기 제1 펄스의 후행(trailing) 에지가 이루어지는 동안, 상기 제1 펄스와 동일한 전압 변화를 갖는 상기 제2 펄스의 선행(leading) 엣지가 이루어지도록, 상기 제2 펄스를 상기 제1 펄스의 펄스폭만큼 지연시키는 것인 정전용량을 이용한 가중치 메모리 시스템
|
| 6 |
6
제4항에 있어서, 상기 워드 라인 쌍에 입력되는 상기 두 개의 입력 전압 펄스를 발생시키기 위해,신경망의 입력값에 따른 입력 전압과 소정의 기준 전압을 두 입력 단자로 입력하고, 스위칭 신호에 의해 상기 두 입력 단자와 두 출력 단자의 연결이 교환되는 차동 멀티플렉스를 더 포함하는 정전용량을 이용한 가중치 메모리 시스템
|
| 7 |
7
제1항에 있어서,상기 개별 비트 라인에 누적되는 전체 전하량은 상기 용량성 차동쌍의 차동 모드 커패시턴스와 상기 용량성 차동쌍에 연결된 워드 라인 쌍에 입력되는 펄스 전압의 곱들을 누적 합산하여 결정되는 것인 정전용량을 이용한 가중치 메모리 시스템
|
| 8 |
8
제1항에 있어서, 상기 커패시터는,반도체 기판 또는 증착층에 형성되고 소정의 전도도를 갖는 웰;상기 웰 상에 배치된 게이트; 및상기 웰과 상기 게이트 사이에 배치되고, 프로그래밍 동작에 의해 주입된 전하를 저장하는 전하 저장층를 포함하는 정전용량을 이용한 가중치 메모리 시스템
|
| 9 |
9
제8항에 있어서,상기 전하 저장층에 저장된 전하량에 의해 상기 커패시터의 커패시턴스가 변화하는 것인 정전용량을 이용한 가중치 메모리 시스템
|
| 10 |
10
제8항에 있어서,상기 웰에 형성된 소스 영역 및 드레인 영역을 더 포함하고,상기 게이트와 상기 소스 영역에 의해 게이트-소스 전압이 인가되는 것인 정전용량을 이용한 가중치 메모리 시스템
|
| 11 |
11
제1항에 있어서, 상기 감지증폭 회로는,양의 입력단자에 기준전압 입력단자가 연결되고, 음의 입력단자에 상기 비트 라인이 연결된 증폭기;상기 증폭기의 음의 입력단자와 출력 단자 사이에 연결되고, 상기 비트 라인에서 변화된 전하량을 저장하는 피드백 커패시터; 및상기 피드백 커패시터와 병렬로 연결되고, 스위칭 동작에 의해 상기 비트 라인의 전압을 프리셋하거나 또는 상기 피드백 커패시터의 전하를 방전하여 출력을 리셋하는 피드백 스위치를 포함하는 정전용량을 이용한 가중치 메모리 시스템
|
| 12 |
12
제11항에 있어서,상기 증폭기는 상기 피드백 커패시터에 저장된 전하량에 비례하여 출력 신호를 생성하는 것인 정전용량을 이용한 가중치 메모리 시스템
|
| 13 |
13
다수의 비트 라인과 다수의 워드 라인이 교차되는 영역에 각각 배치된 다수의 커패시터에 있어서,상기 다수의 비트 라인 중 하나의 개별 비트 라인에 공통 연결되고, 상기 다수의 워드 라인 중 쌍을 이루는 두 개의 워드 라인에 각각 연결된 두 개의 커패시터를 포함하는 다수의 용량성 차동쌍에 입력 전압 펄스를 인가하는 단계;상기 다수의 용량성 차동쌍에 각각 정량화된 커패시턴스에 의해 비트 라인에 커플링된 누적 전하량이 상기 다수의 비트 라인을 통해 출력되는 단계; 및상기 출력된 전하량 변화를 감지증폭 회로가 검출하는 단계를 포함하는 정전용량을 이용한 가중치 메모리 시스템의 동작 방법
|
| 14 |
14
제13항에 있어서, 상기 입력 전압 펄스를 인가하는 단계에서,상기 인가되는 입력 전압 펄스는 전압의 크기는 같고, 펄스의 방향이 반대인 펄스 신호가 상기 워드 라인 쌍을 통해 입력되는 것인 정전용량을 이용한 가중치 메모리 시스템의 동작 방법
|
| 15 |
15
제13항에 있어서, 상기 비트 라인에 누적된 전하량이 출력되는 단계에서,상기 누적된 전하량은, 상기 비트 라인에 연결된 상기 용량성 차동쌍의 차동 모드 커패시턴스와 상기 용량성 차동쌍에 입력되는 상기 입력 전압 펄스의 곱들의 합산에 상응하는 전하량인 것인 정전용량을 이용한 가중치 메모리 시스템의 동작 방법
|
| 16 |
16
제13항에 있어서, 상기 감지증폭 회로는,양의 입력단자에 기준전압 입력단자가 연결되고, 음의 입력단자에 상기 비트 라인이 연결된 증폭기; 상기 증폭기의 음의 입력단자와 출력 단자 사이에 연결되고, 상기 비트 라인에서 변화된 전하량을 저장하는 피드백 커패시터; 및 상기 피드백 커패시터와 병렬로 연결되고, 스위칭 동작에 의해 상기 비트 라인의 전압을 프리셋하거나 또는 상기 피드백 커패시터의 전하를 방전하여 출력을 리셋하는 피드백 스위치를 포함하고,상기 증폭기는 상기 피드백 커패시터에 저장된 전하량에 비례하여 출력 신호를 생성하는 것인 정전용량을 이용한 가중치 메모리 시스템의 동작 방법
|
