| 1 |
1
게이트가 다수의 워드라인 중 대응하는 워드라인에 공통으로 연결되고, 드레인 및 소스가 다수의 워드라인에 대해 교차하는 방향으로 진행하는 다수의 비트라인쌍과 다수의 소스라인쌍 중 대응하는 비트라인쌍과 대응하는 소스라인쌍에 각각 연결되는 FeFET쌍을 각각 포함하는 다수의 PUF 셀이 배열된 PUF 셀 어레이; 및 리드 인에이블 신호에 따라 활성화되어 상기 다수의 워드라인 중 선택된 워드라인에 의해 선택된 PUF 셀에 포함된 FeFET쌍의 제조 공정 상의 편차로 인한 구동 세기 차이에 따라 상기 다수의 비트라인쌍 중 대응하는 비트라인쌍 발생하는 전압차를 감지 증폭하는 리드-라이트백부를 포함하되,상기 리드-라이트백부는 상기 다수의 비트라인쌍과 전압라인 사이에 각각 배치되고, 대응하는 비트라인쌍을 교차 감지하여 대응하는 비트라인쌍의 전압차를 증폭하는 다수의 제1감지 증폭부를 구비하는 증폭부; 및 상기 다수의 소스라인쌍과 접지라인 사이에 각각 배치되고, 리드 인에이블 신호에 따라 활성화되어 대응하는 비트라인쌍을 교차 감지하여 대응하는 소스라인쌍에 전압차를 발생시키는 다수의 제2 감지 증폭부를 구비하는 라이트백부를 포함하는 PUF 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 다수의 제1 감지 증폭부 각각은 대응하는 비트라인쌍의 비트라인과 상기 전압라인 사이에 연결되고, 게이트가 비트라인바에 연결되는 제1 풀업 트랜지스터; 및 대응하는 비트라인쌍의 비트라인바와 상기 전압라인 사이에 연결되고, 게이트가 비트라인에 연결되는 제2 풀업 트랜지스터를 포함하는 PUF 장치
|
| 4 |
4
제1항에 있어서, 상기 다수의 제2 감지 증폭부 각각은 대응하는 소스라인쌍의 소스라인에 일단이 연결되고 게이트로 상기 리드 인에이블 신호가 인가되는 제1 활성화 트랜지스터; 대응하는 소스라인쌍의 소스라인바에 일단이 연결되고 게이트로 상기 리드 인에이블 신호가 인가되는 제2 활성화 트랜지스터; 상기 제1 활성화 트랜지스터의 타단과 상기 접지라인 사이에 연결되고, 게이트로 대응하는 비트라인쌍의 비트라인바가 연결되는 제1 풀다운 트랜지스터; 및 상기 제2 활성화 트랜지스터의 타단과 상기 접지라인 사이에 연결되고, 게이트로 대응하는 비트라인쌍의 비트라인이 연결되는 제2 풀다운 트랜지스터를 포함하는 PUF 장치
|
| 5 |
5
제1항에 있어서, 상기 PUF 장치는 상기 다수의 비트라인쌍 중 대응하는 비트라인쌍과 상기 전압라인 사이에 대응하는 제1 감지 증폭부와 병렬로 연결되고, 비활성화된 리드 인에이블 신호에 따라 대응하는 비트라인쌍으로 상기 전압라인에 인가된 전압을 공급하는 다수의 칼럼 프리차지부를 구비하는 프리차지부; 및 상기 다수의 소스라인쌍 중 대응하는 소스라인쌍과 상기 접지라인 사이에 대응하는 제2 감지 증폭부와 병렬로 연결되고, 비활성화된 반전 초기화 신호에 따라 상기 접지라인에 인가된 전압을 대응하는 소스라인쌍으로 공급하는 다수의 칼럼 초기화부를 구비하는 초기화부를 더 포함하는 PUF 장치
|
| 6 |
6
제5항에 있어서, 상기 다수의 칼럼 프리차지부 각각은 대응하는 비트라인쌍의 비트라인과 상기 전압라인 사이에 연결되고, 비활성화된 상기 리드 인에이블 신호와 상기 리드 인에이블 신호가 반전된 반전 리드 인에이블 신호에 따라, 상기 전압라인의 전압을 비트라인으로 공급하는 제1 트랜스미션 게이트; 및 대응하는 비트라인쌍의 비트라인바와 상기 전압라인 사이에 연결되고, 비활성화된 상기 리드 인에이블 신호와 상기 반전 리드 인에이블 신호에 따라, 상기 전압라인의 전압을 비트라인바로 공급하는 제2 트랜스미션 게이트를 포함하는 PUF 장치
|
| 7 |
7
제5항에 있어서, 상기 다수의 칼럼 초기화부 각각은 대응하는 소스라인쌍의 소스라인과 상기 접지라인 사이에 연결되고, 비활성화된 상기 반전 초기화 신호에 따라 상기 접지라인의 전압을 소스라인으로 공급하는 제1 초기화 트랜지스터; 및 대응하는 소스라인쌍의 소스라인바와 상기 접지라인 사이에 연결되고, 비활성화된 상기 반전 초기화 신호에 따라 상기 접지라인의 전압을 소스라인바로 공급하는 제2 초기화 트랜지스터를 포함하는 PUF 장치
|
| 8 |
8
제5항에 있어서, 상기 전압라인은 다수의 PUF 셀 각각의 FeFET쌍이 제조 공정 상의 편차에 따라 서로 다른 문턱전압 상태를 갖도록 하여, 각 PUF 셀의 어드레스를 나타내는 챌린지에 대응하는 응답을 설정하는 등록 단계의 초기화 단계와 등록 프리차지 단계 및 프로비저닝 라이트백 단계 중 상기 초기화 단계에서 기지정된 제2 전압 레벨을 갖고, 상기 등록 프리차지 단계 및 상기 프로비저닝 라이트백 단계에서는 제3 전압 레벨을 가지며, 상기 접지라인은 상기 초기화 단계에서 기지정된 제1 전압 레벨을 갖고, 상기 등록 프리차지 단계 및 상기 프로비저닝 라이트백 단계에서는 상기 제3 전압 레벨을 가지며, 상기 다수의 워드라인 중 선택된 워드라인은 상기 초기화 단계 및 상기 등록 프리차지 단계에서 제1 전압 레벨을 갖고, 상기 프로비저닝 라이트백 단계에서는 상기 제2 전압 레벨을 가지며, 상기 다수의 워드라인 중 선택되지 않은 워드라인은 상기 초기화 단계 및 상기 등록 프리차지 단계에서 상기 제1 전압 레벨을 갖고, 상기 프로비저닝 라이트백 단계에서는 상기 제3 전압 레벨을 갖는 PUF 장치
|
| 9 |
9
제8항에 있어서, 상기 초기화부는 상기 초기화 단계에 활성화되어 상기 접지라인으로 인가된 기지정된 제2 전압을 상기 소스라인쌍으로 인가하고, 상기 프리차지부는 상기 초기화 단계에서 상기 전압라인으로 인가된 상기 제2 전압을 상기 비트라인쌍으로 인가하며, 초기화 단계 이후 등록 프리차지 단계에서 상기 전압라인으로 인가된 제3 전압을 상기 비트라인쌍으로 인가하는 PUF 장치
|
| 10 |
10
제9항에 있어서, 상기 초기화 단계와 상기 프로비저닝 라이트백 단계는 선택된 워드라인에 대응하는 PUF 셀의 FeFET쌍이 각각 게이트-소스 전압에 따라 하이 문턱전압 상태 또는 로우 문턱전압 상태를 갖도록 기지정된 라이트 시간 이상의 시간 구간을 갖는 PUF 장치
|
| 11 |
11
제9항에 있어서, 상기 전압라인은 다수의 PUF 셀 중 챌린지로서 인가되는 어드레스에 따라 선택된 PUF 셀의 FeFET쌍이 상기 등록 단계에서 설정된 서로 다른 문턱전압 상태에 따라 응답을 생성하여 출력하는 평가 단계에서 기지정된 제4 전압 레벨을 가지고, 상기 접지라인은 상기 평가 단계에서 상기 제1 전압 레벨을 가지며, 상기 다수의 워드라인 중 선택된 워드라인은 상기 평가 단계의 평가 프리차지 단계 및 응답 생성 단계 중 상기 평가 프리차지 단계에서 상기 제1 전압 레벨을 갖고, 상기 응답 생성 단계에서 상기 제4 전압 레벨을 가지며, 상기 다수의 워드라인 중 선택되지 않은 워드라인은 상기 평가 단계에서 상기 제1 전압 레벨을 갖는 PUF 장치
|
| 12 |
12
제11항에 있어서, 상기 초기화부는 상기 평가 단계에서 비활성화되고, 상기 프리차지부는 상기 평가 프리차지 단계에서 활성화되어 상기 전압라인으로 인가된 상기 제4 전압을 상기 비트라인쌍으로 인가하는 PUF 장치
|
| 13 |
13
제1항에 있어서, 상기 PUF 셀 어레이는 반도체 칩으로 구현되는 상기 PUF 장치에서, 동일한 비트라인쌍과 동일한 소스라인쌍에 연결되는 동일 칼럼의 다수의 PUF 셀 중 서로 인접한 PUF 셀들의 FeFET쌍에서 소스와 드레인 중 하나가 공유되도록, 동일 칼럼의 다수의 PUF 셀의 FeFET쌍의 소스와 드레인이 교대로 반전 배치되는 PUF 장치
|
| 14 |
14
게이트가 다수의 워드라인 중 대응하는 워드라인에 공통으로 연결되고, 드레인 및 소스가 다수의 워드라인에 대해 교차하는 방향으로 진행하는 다수의 비트라인쌍과 다수의 소스라인쌍 중 대응하는 비트라인쌍과 대응하는 소스라인쌍에 각각 연결되는 FeFET쌍을 각각 포함하는 다수의 PUF 셀이 배열된 PUF 셀 어레이를 포함하는 PUF 장치의 동작 방법에 있어서, 상기 다수의 PUF 셀의 어드레스를 나타내는 챌린지를 변경하여 상기 다수의 워드라인 중 하나를 순차적으로 선택하고, 선택된 워드라인에 대응하는 PUF 셀의 FeFET쌍이 제조 공정 상의 편차에 따라 서로 다른 문턱전압 상태를 갖도록 하여, 상기 챌린지 각각에 대응하는 응답을 설정하는 등록 단계를 포함하고, 상기 등록 단계는 상기 다수의 PUF 셀의 FeFET쌍의 게이트로 기지정된 제1 전압을 인가하고, 소스 및 드레인으로 상기 제1 전압보다 높은 전압 레벨의 제2 전압을 인가하여 상기 다수의 PUF 셀의 FeFET쌍 각각이 기지정된 동일한 문턱전압 상태를 갖도록 초기화하는 초기화 단계; 상기 다수의 비트라인쌍을 상기 제1 전압과 상기 제2 전압 사이의 제3 전압으로 프리차지하고, 상기 다수의 소스라인쌍을 플로팅시키는 등록 프리차지 단계; 및 상기 소스라인쌍으로 상기 제1 전압을 인가하여, 상기 다수의 PUF 셀 중 선택된 워드라인에 대응하는 PUF 셀의 FeFET쌍이 제조 공정 상의 편차에 따라 발생하는 상기 다수의 비트라인쌍 사이의 전압차를 감지하면서, 동시에 대응하는 PUF 셀의 FeFET쌍이 서로 다른 문턱전압 상태를 갖도록 감지된 비트라인쌍 사이의 전압차를 증폭하여 라이트백하는 프로비저닝 라이트백 단계를 포함하는 PUF 장치의 동작 방법
|
| 15 |
15
제14항에 있어서, 상기 초기화 단계는 상기 다수의 PUF 셀의 FeFET쌍 각각이 제1 문턱전압을 갖는 로우 문턱전압 상태 또는 상기 제1 문턱전압보다 상대적으로 높은 전압 레벨의 제2 문턱전압을 갖는 하이 문턱전압 상태 중 하이 문턱전압 상태를 갖도록 초기화하는 PUF 장치의 동작 방법
|
| 16 |
16
제14항에 있어서, 상기 프로비저닝 라이트백 단계는 선택된 워드라인으로 상기 제2 전압을 인가하고, 선택된 워드라인에 대응하는 PUF 셀의 FeFET쌍에 의해 발생하는 상기 다수의 비트라인쌍의 전압차를 교차 감지하여 상기 다수의 비트라인쌍 각각과 상기 다수의 소스라인쌍 각각이 제1 전압과 상기 제2 전압의 전압차를 갖도록 증폭하는 PUF 장치의 동작 방법
|
| 17 |
17
제14항에 있어서, 상기 등록 단계는 상기 프로비저닝 라이트백 단계 이후, 이전 선택되지 않은 워드라인이 존재하면, 챌린지를 변경하여 상기 프리차지 단계 및 상기 프로비저닝 라이트백 단계를 반복하여 수행하는 PUF 장치의 동작 방법
|
| 18 |
18
제15항에 있어서, 상기 PUF 장치의 동작 방법은 인가되는 챌린지에 대응하여 다수의 워드라인 중 하나를 선택하고, 선택된 워드라인에 대응하는 PUF 셀의 FeFET쌍이 상기 등록 단계에서 설정된 서로 다른 문턱전압 상태에 따라 응답을 생성하여 출력하는 평가 단계를 더 포함하고, 상기 평가 단계는 상기 다수의 비트라인쌍을 상기 제1 문턱전압과 상기 제2 문턱전압 사이의 제4 전압으로 프리차지하고, 상기 다수의 소스라인쌍을 플로팅시키는 평가 프리차지 단계; 및 상기 소스라인쌍으로 상기 제1 전압을 인가하여, 상기 다수의 PUF 셀 중 선택된 워드라인에 대응하는 PUF 셀의 FeFET쌍의 서로 다른 문턱전압 상태에 따라 발생하는 상기 다수의 비트라인쌍 사이의 전압차를 감지 증폭하여 챌린지에 대응하는 응답을 획득하는 응답 생성 단계를 포함하는 PUF 장치의 동작 방법
|
| 19 |
19
제18항에 있어서, 상기 응답 생성 단계는 선택된 워드라인으로 상기 제4 전압을 인가하고, 선택된 워드라인에 대응하는 PUF 셀의 FeFET쌍에 의해 발생하는 상기 다수의 비트라인쌍의 전압차를 교차 감지하여 상기 다수의 비트라인쌍 각각과 상기 다수의 소스라인쌍 각각이 제1 전압과 상기 제4 전압의 전압차를 갖도록 증폭하는 PUF 장치의 동작 방법
|
