| 1 |
1
단위 블럭인 ECN(Elementary Check Node)이 복수개로 구성되어 입력된 V2C(variable to check) 메시지를 처리하여 C2V(check to variable) 메시지를 출력하는 체크 노드 프로세싱(Check Node Processing); 및단위 블록인 EVN(Elementary Variable Node)이 복수개 구성되어 입력된 C2V(check to variable) 메시지를 처리하여 V2C(variable to check) 메시지를 출력하는 변수 노드 프로세싱(Variable Node Processing)를 포함하며,상기 체크 노드 프로세싱(CNP)과 상기 변수 노드 프로세싱(VNP)에서 한 사이클에 두 개의 결과값을 동시에 각각 출력하고, 상기 CNP와 상기 VNP를 반복적으로 진행하여 복호화를 수행하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호기
|
| 2 |
2
제1항에 있어서,상기 각각의 ECN은 입력 U 메모리와 입력 V 메모리에서 LLR(Log Likelihood Ratio) 값과 해당 LLR 값에 대응되는 갈로아 필드(Galois Field, GF)값으로 이루어진 요소를 복수개 저장한 입력 메모리;상기 입력 U 메모리와 상기 입력 V 메모리로부터 한 번에 4쌍의 LLR 값, GF 값을 읽어오고, LLR 값을 가산기(Adder)로 전송하고, 상기 GF 값을 논리합 연산기(XOR)로 전송하는 제1 분배기; 및상기 가산기와 상기 논리합 연산기를 거쳐서 나온 E1(LLR 값), E1gf의 한 쌍과, E2(LLR 값), E2gf의 한 쌍을 입력받고, 기저장된 4개의 LLR 값과 새로 입력된 상기 2개의 E1(LLR 값), E2(LLR 값)를 비교 연산하여 한 사이클마다 상기 6개의 버블 후보(LLR 값) 중 첫 번째 최솟값(fir_min)과 두 번째 최솟값(sec_min)을 결과값으로 동시에 출력하여 출력 메모리에 저장하는 제1 정렬기를 포함하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호기
|
| 3 |
3
제2항에 있어서,상기 첫 번째 최솟값의 위치, 두 번째 최솟값의 위치를 이용해 다음 사이클에 다음 사이클에 상기 입력 메모리에서 읽을 값의 위치 , 를 계산하는 후보 계산기를 더 포함하며,상기 입력 메모리는 다음 사이클에 상기 입력 메모리로부터 읽을 값의 위치 , 에서 값을 읽어서 과 을 얻고 이를 상기 제1 정렬기에 추가하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호기
|
| 4 |
4
제1항에 있어서,상기 각각의 EVN은 채널을 입력받아 저장한 입력 U 메모리와 C2V 메시지를 입력받아 저장한 입력 V 메모리에서 LLR(Log Likelihood Ratio) 값과 해당 LLR 값에 대응되는 갈로아 필드(Galois Field, GF)값으로 이루어진 요소를 복수개 저장한 입력 메모리;상기 입력 U 메모리와 상기 입력 V 메모리로부터 입력된 LLR 값을 가산기(Adder)로 전송하고, 상기 GF 값을 그대로 전송하는 제2 분배기; 및상기 가산기와 상기 논리합 연산기를 거쳐서 나온 E1(LLR 값), E1gf의 한 쌍과, E2(LLR 값), E2gf의 한 쌍을 입력받아 비교 연산하여 한 사이클마다 첫 번째 최솟값(fir_min)과 두 번째 최솟값(sec_min)을 결과값으로 동시에 출력하여 출력 메모리에 저장하는 제2 정렬기를 포함하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호기
|
| 5 |
5
제4항에 있어서,상기 입력 메모리는 상기 C2V 메모리인 입력 V 메모리를 스캔하면서 매 사이클마다 연산된 2개의 제1 값을 상기 제2 정렬기에 입력하고, 상기 채널 메모리인 입력 U 메모리를 스캔하면서 연산된 2개의 제2 값을 상기 제2 Sorter에 입력하며, 상기 채널 메모리인 입력 U 메모리의 스캔보다 상기 C2V 메모리인 입력 V 메모리의 스캔을 먼저 수행하여 상기 체크 노드 프로세싱(CNP)과 상기 변수 노드 프로세싱(VNP)를 병렬화하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호기
|
| 6 |
6
제5항에 있어서,상기 입력 메모리는 상기 입력 V 메모리에서 값을 순서대로 읽어오고, 상기 입력 V 메모리에서 i번째 GF 값 Vgf(i)와 같은 값이 상기 입력 U 메모리의 j번째 위치에 있는 GF 값 Ugf(j)이 있는 경우(Vgf(i) == Ugf(j)), 상기 입력 U 메모리의 j번째 위치에 있는 LLR 값 U(j)를 상기 입력 V 메모리의 i번쩨 위치에 있는 LLR 값 V(i)와 더해준 값(E)을 상기 제2 정렬기에 입력하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호기
|
| 7 |
7
제4항에 있어서,상기 입력 메모리는 상기 입력 V 메모리에서 값을 순서대로 읽어오고, 상기 입력 V 메모리에서 i번째 GF 값 Vgf(i)와 같은 값이 상기 입력 U 메모리의 j번째 위치에 있는 GF 값 Ugf(j)이 없는 경우, 상기 입력 U 메모리의 -1 번째 값인 U(-1)을 읽어와서 offsetU를 계산하고, 상기 offsetU와 상기 입력 V 메모리의 i번째 LLR 값 V(i)를 더해준 값(E)을 상기 제2 정렬기에 입력하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호기
|
| 8 |
8
제4항에 있어서,상기 입력 메모리는 상기 입력 U 메모리에서 값을 순서대로 읽어오고, 상기 입력 U 메모리의 i번째 LLR 값 U(i)와 상기 입력 V 메모리에서 -1 번째 있는 LLR(V(-1))에 1을 더하여 계산한 offsetV를 더해준 값(E)을 상기 제2 정렬기에 입력하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호기
|
| 9 |
9
단위 블럭인 ECN(Elementary Check Node)이 복수개로 구성되어 입력된 V2C(variable to check) 메시지를 처리하여 C2V(check to variable) 메시지를 출력하는 체크 노드 프로세싱(Check Node Processing)을 수행하는 제1 단계;단위 블록인 EVN(Elementary Variable Node)이 복수개 구성되어 입력된 C2V(check to variable) 메시지를 처리하여 V2C(variable to check) 메시지를 출력하는 변수 노드 프로세싱(Variable Node Processing)를 수행하는 제2 단계; 및상기 제1 단계와 상기 제2 단계를 일정 횟수만큼 반복하여 복호화를 수행하는 제3 단계를 포함하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호화 방법
|
| 10 |
10
제9항에 있어서,상기 체크 노드 프로세싱(CNP)과 상기 변수 노드 프로세싱(VNP)는 한 사이클에 첫 번째 최솟값과 두 번째 최솟값의 두 개의 결과값을 동시에 각각 출력하는 단계를 더 포함하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호화 방법
|
| 11 |
11
제9항에 있어서,상기 체크 노드 프로세싱(Check Node Processing)을 수행하는 제1 단계는,입력 U 메모리와 입력 V 메모리에서 LLR(Log Likelihood Ratio) 값과 해당 LLR 값에 대응되는 갈로아 필드(Galois Field, GF)값으로 이루어진 요소를 복수개 저장한 입력 메모리로부터 E1(LLR 값), E1gf의 한 쌍과, E2(LLR 값), E2gf의 한 쌍을 입력받고, 기저장된 4개의 LLR 값과 새로 입력된 상기 2개의 E1(LLR 값), E2(LLR 값)를 비교 연산하여 한 사이클마다 상기 6개의 버블 후보(LLR 값) 중 첫 번째 최솟값(fir_min)과 두 번째 최솟값(sec_min)을 결과값으로 동시에 출력하여 출력 메모리에 저장하는 단계;상기 첫 번째 최솟값의 위치, 두 번째 최솟값의 위치를 이용해 다음 사이클에 다음 사이클에 상기 입력 메모리에서 읽을 값의 위치 , 를 계산하는 단계; 및상기 입력 메모리는 상기 다음 사이클에 상기 입력 메모리로부터 읽을 값의 위치 , 에서 값을 읽어서 )과 을 얻고 이를 상기 제1 정렬기에 추가하는 단계를 더 포함하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호화 방법
|
| 12 |
12
제9항에 있어서,상기 변수 노드 프로세싱(Variable Node Processing)를 수행하는 제2 단계는,상기 각각의 EVN은 채널을 입력받아 저장한 입력 U 메모리와 C2V 메시지를 입력받아 저장한 입력 V 메모리에서 LLR(Log Likelihood Ratio) 값과 해당 LLR 값에 대응되는 갈로아 필드(Galois Field, GF)값으로 이루어진 요소를 복수개 저장한 입력 메모리로부터 E1(LLR 값), E1gf의 한 쌍과, E2(LLR 값), E2gf의 한 쌍을 입력받아 비교 연산하여 한 사이클마다 첫 번째 최솟값(fir_min)과 두 번째 최솟값(sec_min)을 결과값으로 동시에 출력하여 출력 메모리에 저장하는 단계; 및상기 입력 메모리는 상기 입력 V 메모리를 스캔하면서 매 사이클마다 연산된 2개의 제1 값을 제2 정렬기에 입력하고, 상기 입력 U 메모리를 스캔하면서 연산된 2개의 제2 값을 상기 제2 정렬기에 입력하며, 상기 입력 U 메모리의 스캔보다 상기 입력 V 메모리의 스캔을 먼저 수행하여 상기 체크 노드 프로세싱(CNP)과 상기 변수 노드 프로세싱(VNP)를 병렬화하는 단계를 더 포함하는 것을 특징으로 하는 비이진 저밀도 패리티 검사 코드 복호화 방법
|
