| 1 |
1
제 1 워드 라인을 통해 제 1 전압을 수신하고, 제 1 노드와 제 1 비트 라인 사이에 연결되는 제 1 트랜지스터 및 제 2 워드 라인을 통해 제 2 전압을 수신하고, 제 2 노드와 제 2 비트 라인 사이에 연결되는 제 2 트랜지스터를 포함하고, 상기 제 1 워드 라인을 통해 입력되는 제 1 입력 데이터, 및 제 1 가중치에 기초하여, 논리 연산에 따라 결정되는 논리 값의 제 1 결과 데이터를 상기 제 1 비트 라인 또는 상기 제 2 비트 라인을 통해 출력하도록 구성되는 제 1 메모리 셀, 및제 3 워드 라인을 통해 제 3 전압을 수신하고, 제 3 노드와 제 1 비트 라인 사이에 연결되는 제 3 트랜지스터 및 제 4 워드 라인을 통해 제 4 전압을 수신하고, 제 4 노드와 제 2 비트 라인 사이에 연결되는 제 4 트랜지스터를 포함하고, 상기 제 3 워드 라인을 통해 입력되는 제 2 입력 데이터, 및 제 2 가중치에 기초하여, 상기 논리 연산에 따라 결정되는 논리 값의 제 2 결과 데이터를 상기 제 1 비트 라인 또는 상기 제 2 비트 라인을 통해 출력하도록 구성되는 제 2 메모리 셀을 포함하는 제 1 컬럼; 및상기 제 1 결과 데이터와 상기 제 2 결과 데이터의 합을 출력하도록 구성되는 증폭 회로를 포함하는 전자 장치
|
| 2 |
2
제 1 항에 있어서,상기 제 1 내지 제 4 트랜지스터는 각각 제 1 논리 값을 갖는 상기 제 1 내지 제 4 전압에 응답하여 턴-온되고, 각각 제 2 논리 값을 갖는 상기 제 1 내지 제 4 전압에 응답하여 턴-오프되고,상기 제 1 입력 데이터의 논리 값은 상기 제 1 전압의 논리 값과 같고,상기 제 2 입력 데이터의 논리 값은 상기 제 3 전압의 논리 값과 같고,상기 제 2 논리 값은 상기 제 1 논리 값에 대해 상보적인 전자 장치
|
| 3 |
3
제 1 항에 있어서,상기 제 1 내지 제 4 트랜지스터는 NMOS 트랜지스터인 전자 장치
|
| 4 |
4
제 1 항에 있어서,상기 제 1 메모리 셀은 상기 제 1 노드 상의 데이터의 논리 값을 반전하여 상기 제 2 노드 상에 래치하는 제 1 인버터 및 상기 제 2 노드 상의 데이터의 논리 값을 반전하여 상기 제 1 노드 상에 래치하는 제 2 인버터를 더 포함하고,상기 제 2 메모리 셀은 상기 제 3 노드 상의 데이터의 논리 값을 반전하여 상기 제 4 노드 상에 래치하는 제 3 인버터 및 상기 제 4 노드 상의 데이터의 논리 값을 반전하여 상기 제 3 노드 상에 래치하는 제 4 인버터를 더 포함하는 전자 장치
|
| 5 |
5
제 4 항에 있어서,상기 제 1 메모리 셀은 상기 제 1 인버터 및 상기 제 2 인버터의 래치 동작을 통해 상기 제 1 가중치를 저장하고, 상기 제 2 메모리 셀은 상기 제 3 인버터 및 상기 제 4 인버터의 래치 동작을 통해 상기 제 2 가중치를 저장하는 전자 장치
|
| 6 |
6
제 1 항에 있어서,상기 제 1 메모리 셀은 상기 제 1 입력 데이터의 제 1 논리 값에 응답하여, 상기 제 1 가중치에 대응하는 논리 값을 갖는 상기 제 1 결과 데이터를 상기 제 1 비트 라인을 통해 출력하고,상기 제 1 입력 데이터의 제 2 논리 값에 응답하여, 상기 제 1 가중치에 대해 상보적인 논리 값을 갖는 상기 제 1 결과 데이터를 상기 제 2 비트 라인을 통해 출력하도록 더 구성되는 전자 장치
|
| 7 |
7
제 1 항에 있어서,상기 증폭 회로는, 상기 제 1 결과 데이터와 상기 제 2 결과 데이터의 합에 대응하는 레벨을 갖는 출력 전압을 생성하고, 상기 출력 전압의 상기 레벨과 기준 전압의 레벨 사이의 비교에 기초하여 데이터를 출력하도록 더 구성되는 전자 장치
|
| 8 |
8
제 7 항에 있어서,제 1 논리 값의 데이터를 저장하는 메모리 셀들과 제 2 논리 값의 데이터를 저장하는 메모리 셀들을 포함하는 제 2 컬럼을 더 포함하되,상기 제 1 논리 값의 상기 데이터를 저장하는 상기 메모리 셀들의 개수와 상기 제 2 논리 값의 상기 데이터를 저장하는 상기 메모리 셀들의 개수가 동일한 전자 장치
|
| 9 |
9
제 8 항에 있어서,상기 제 1 워드 라인 및 상기 제 2 워드 라인을 통해 수신되는 전압들에 응답하여, 상기 제 2 컬럼으로부터 상기 기준 전압이 출력되는 전자 장치
|
| 10 |
10
제 1 항에 있어서,상기 제 1 컬럼은, 제 1 논리 값의 데이터를 저장하는 메모리 셀들과 제 2 논리 값의 데이터를 저장하는 메모리 셀들을 더 포함하는 전자 장치
|
| 11 |
11
제 10 항에 있어서,상기 제 1 논리 값의 상기 데이터를 저장하는 상기 메모리 셀들의 개수와 상기 제 2 논리 값의 상기 데이터를 저장하는 상기 메모리 셀들의 개수는, 상기 제 1 컬럼의 메모리 셀들에 의해 생성되는 노이즈와 관련되는 전자 장치
|
| 12 |
12
제 11 항에 있어서,상기 제 1 논리 값의 상기 데이터를 저장하는 상기 메모리 셀들의 개수와 상기 제 2 논리 값의 상기 데이터를 저장하는 상기 메모리 셀들의 개수는, 상기 제 1 결과 데이터와 상기 제 2 결과 데이터의 상기 합에 대응하는 전압의 오프셋과 관련되는 전자 장치
|
| 13 |
13
제 1 항에 있어서,상기 논리 연산은 XNOR 연산인 전자 장치
|
