| 1 |
1
기판 상에 하부 활성 층을 형성하는 단계;상기 하부 활성 층의 양측들 상에 상부 활성 층을 형성하는 단계;상기 상부 활성 층 및 상기 하부 활성 층 상에 소스 전극, 드레인 전극, 및 게이트 전극을 형성하는 단계; 및상기 기판 및 상기 하부 활성 층을 관통하여 상기 하부 활성 층의 하부 면에 연결되는 접지 전극을 형성하는 단계를 포함하되,상기 상부 활성 층은 상기 하부 활성 층의 일부를 노출시키는 마스크 막을 차폐 막으로 이용한 선택적 증착 방법에 의해 에피텍셜 성장된 전력 반도체 소자의 제조 방법
|
| 2 |
2
제 1 항에 있어서,상기 상부 활성 층을 형성하는 단계는:상기 하부 활성 층의 중심 상에 상기 마스크 막을 형성하는 단계;상기 마스크 막으로부터 노출되는 상기 하부 활성 층의 양측들 상에 상기 상부 활성 층을 증착하는 단계; 및상기 상부 활성 층의 일부를 제거하는 단계를 포함하는 전력 반도체 소자의 제조 방법
|
| 3 |
3
제 2 항에 있어서,상기 상부 활성 층을 형성하는 단계는:상기 하부 활성 층 상에 게이트 절연막을 형성하는 단계를 더 포함하는 전력 반도체 소자의 제조 방법
|
| 4 |
4
제 3 항에 있어서,상기 게이트 절연막은 상기 상부 활성 층의 일부 상에 형성되는 전력 반도체 소자의 제조 방법
|
| 5 |
5
제 3 항에 있어서,상기 게이트 절연막은 상기 하부 활성 층과 상기 마스크 막 사이에 형성되는 전력 반도체 소자의 제조 방법
|
| 6 |
6
제 3 항에 있어서,상기 게이트 절연막은 원자층 증착 방법으로 형성된 알루미늄 산화물 또는 하프늄 산화물을 포함하는 전력 반도체 소자의 제조 방법
|
| 7 |
7
제 1 항에 있어서,상기 마스크 막은 PECVD방법으로 형성된 실리콘 산화물 또는 실리콘 질화물을 포함하는 전력 반도체 소자의 소자의 제조 방법
|
| 8 |
8
제 1 항에 있어서,상기 하부 활성 층 및 상기 상부 활성 층의 각각은 Mist-CVD 방법, MBE 공정 또는 HVPE 공정으로 형성된 알파 갈륨 산화물(α-Ga2O3)을 포함하는 전력 반도체 소자의 소자의 제조 방법
|
| 9 |
9
제 1 항에 있어서,상기 상부 활성 층은 주석 또는 실리콘을 함유하는 전력 반도체 소자의 소자의 제조 방법
|
| 10 |
10
제 9 항에 있어서,상기 주석 또는 상기 실리콘은 1X1019 내지 5X1019 EA/cm3의 도핑 농도를 갖는 전력 반도체 소자의 소자의 제조 방법
|
| 11 |
11
제 1 항에 있어서,상기 기판은 사파이어, 실리콘(Si) 또는 탄화 규소(SiC)를 포함하는 전력 반도체 소자의 소자의 제조 방법
|
