| 1 |
1
인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작하는 반도체 소자; 및제1 전압 및 제2 전압 중 하나를 상기 반도체 소자에 인가하는 전압 인가부를 포함하되,상기 반도체 소자는,기판;상기 기판에 형성되는 소스 영역 및 드레인 영역;상기 기판 상에 상기 소스 영역 및 상기 드레인 영역의 사이에 위치하도록 배치되는 유전체층;상기 유전체층 상에 배치되는 제1 전극층;상기 제1 전극층 상에 배치되는 강유전체층; 및상기 강유전체층 상에 배치되는 제2 전극층을 포함하는 것인 하이브리드 반도체 소자
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 반도체 소자는,상기 소스 영역 및 상기 드레인 영역 상에 각각 상기 유전체층 내지 상기 제2 전극층의 측면을 도포하는 제1 스페이서 및 제2 스페이서를 더 포함하는 것인 하이브리드 반도체 소자
|
| 4 |
4
제1항에 있어서,상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI(Silicon-on-insulator) 기판, GOI(Germanium-on-insulator) 기판 및 SGOI(Silicon-Germanium-on-insulator) 기판 중 어느 하나를 포함하는 것인 하이브리드 반도체 소자
|
| 5 |
5
제1항에 있어서,상기 소스 영역 및 상기 드레인 영역은 n-타입 불순물 및 p-타입 불순물 중 어느 하나로 도핑되는 것인 하이브리드 반도체 소자
|
| 6 |
6
제1항에 있어서,상기 유전체층은 SiO2, Si3N4, HfO2, ZrO2, La2O3, Al2O3 및 TiO2를 포함하는 그룹으로부터 선택된 적어도 하나를 포함하는 것인 하이브리드 반도체 소자
|
| 7 |
7
제1항에 있어서,상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 티타늄(Ti), 백금(Pt), 질화티타늄(TiN)을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 하이브리드 반도체 소자
|
| 8 |
8
제1항에 있어서,상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 루테늄(Ru) 및 이들 중 적어도 하나의 산화물 및 질화물을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 하이브리드 반도체 소자
|
| 9 |
9
제1항에 있어서,상기 강유전체층은 PVDF [poly(vinylidenefluoride)], P(VDF-TrFE) [poly(vinylidenefluoride-trifluoroethylene)], PZT (lead zirconate titanate), BTO (barium titanate), BLT (bismuth lanthanum titanate), SBT (strontium bismuth tantalate), SLT (near-stoichiometric lithium tantalate), 실리콘 도핑된 산화하프늄(Si-doped HfO2) 및 산화하프늄지르코늄(HfZrO2)을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함하는 것인 하이브리드 반도체 소자
|
| 10 |
10
제3항에 있어서,상기 제1 스페이서 및 제2 스페이서는 질화실리콘(silicon nitride), 불소 도핑된 산화실리콘(fluorine-doped silicon dioxide), 탄소-도핑된 산화실리콘(carbon-doped silicon dioxide), 다공성 산화 실리콘(porous silicon dioxide)을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함하는 것인 하이브리드 반도체 소자
|
| 11 |
11
제1항에 있어서,상기 전압 인가부는 상기 제1 전압 및 상기 제2 전압 중 어느 하나를 상기 반도체 소자의 상기 드레인 영역으로 인가하는 것인 하이브리드 반도체 소자
|
| 12 |
12
제1항에 있어서,상기 제1 전압을 상기 전압 인가부로 공급하는 제1 전압 공급부; 및상기 제2 전압을 상기 전압 인가부로 공급하는 제2 전압 공급부를 더 포함하는 하이브리드 반도체 소자
|
| 13 |
13
인가되는 전압에 따라서 로직 소자 및 메모리 소자 중의 어느 하나로 동작하는 반도체 소자를 복수 개 포함하는 제1 소자 그룹;상기 반도체 소자를 복수 개 포함하는 제2 소자 그룹;상기 제1 소자 그룹 및 상기 제2 소자 그룹 각각에 인가되는 전압을 동적으로 결정하는 동작 제어부; 및상기 동작 제어부의 제어에 따라서 제1 전압 및 제2 전압을 상기 제1 소자 그룹 및 상기 제2 소자 그룹에 각각 인가하는 전압 인가부를 포함하되,상기 반도체 소자는,기판;상기 기판에 형성되는 소스 영역 및 드레인 영역;상기 기판 상에 상기 소스 영역 및 상기 드레인 영역의 사이에 위치하도록 배치되는 유전체층;상기 유전체층 상에 배치되는 제1 전극층;상기 제1 전극층 상에 배치되는 강유전체층; 및상기 강유전체층 상에 배치되는 제2 전극층을 포함하는 것인 하이브리드 반도체 모듈
|
| 14 |
14
삭제
|
| 15 |
15
제13항에 있어서,상기 반도체 소자는,상기 소스 영역 및 상기 드레인 영역 상에 각각 상기 유전체층 내지 상기 제2 전극층의 측면을 도포하는 제1 스페이서 및 제2 스페이서를 더 포함하는 것인 하이브리드 반도체 모듈
|
| 16 |
16
제13항에 있어서,상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI기판, GOI 기판 및 SGOI 기판 중 어느 하나를 포함하는 것인 하이브리드 반도체 모듈
|
| 17 |
17
제13항에 있어서,상기 소스 영역 및 상기 드레인 영역은 n-타입 불순물 및 p-타입 불순물 중 어느 하나로 도핑되는 것인 하이브리드 반도체 모듈
|
| 18 |
18
제13항에 있어서,상기 유전체층은 SiO2, Si3N4, HfO2, ZrO2, La2O3, Al2O3 및 TiO2를 포함하는 그룹으로부터 선택된 적어도 하나를 포함하는 것인 하이브리드 반도체 모듈
|
| 19 |
19
제13항에 있어서,상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 티타늄(Ti), 백금(Pt), 질화티타늄(TiN)을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 하이브리드 반도체 모듈
|
| 20 |
20
제13항에 있어서,상기 제1 전극층 및 제2 전극층은 실리콘(Si), 폴리실리콘, 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta), 루테늄(Ru) 및 이들 중 적어도 하나의 산화물 및 질화물을 포함하는 그룹으로부터 선택되는 물질을 포함하는 것인 하이브리드 반도체 모듈
|
| 21 |
21
제13항에 있어서,상기 강유전체층은 PVDF, P(VDF-TrFE), PZT, BTO, BLT, SBT, SLT, 실리콘 도핑된(Si-doped) HfO2 및 HfZrO2를 포함하는 그룹으로부터 선택되는 적어도 하나를 포함하는 것인 하이브리드 반도체 모듈
|
| 22 |
22
제15항에 있어서,상기 제1 스페이서 및 제2 스페이서는 질화실리콘, 불소 도핑된 산화실리콘, 탄소-도핑된 산화실리콘, 다공성 산화 실리콘을 포함하는 그룹으로부터 선택되는 적어도 하나를 포함하는 것인 하이브리드 반도체 모듈
|
| 23 |
23
제13항에 있어서,상기 전압 인가부는 상기 제1 전압 및 상기 제2 전압 중 어느 하나를 상기 반도체 소자의 상기 드레인 영역으로 인가하는 것인 하이브리드 반도체 모듈
|
| 24 |
24
제13항에 있어서,상기 제1 전압을 상기 전압 인가부로 공급하는 제1 전압 공급부; 및상기 제2 전압을 상기 전압 인가부로 공급하는 제2 전압 공급부를 더 포함하는 하이브리드 반도체 모듈
|
