| 1 |
1
기판 상에 배치되며, FEOL(front-end-of-line) 공정을 이용하여 형성되는 반도체 소자를 포함하는 제1 구조; 및상기 제1 구조 상에 배치되며, BEOL(back-end-of-line) 공정을 이용하여 형성되며, 일단이 구동 전압에 연결되고 타단이 상기 반도체 소자에 연결되며, 네거티브 커패시턴스를 가지는 강유전체(ferroelectric) 커패시터를 포함하는 제2 구조를 포함하는 하이브리드 반도체 소자
|
| 2 |
2
제1항에 있어서,상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI(Silicon-on-insulator) 기판, GOI(Germanium-on-insulator) 기판 및 SGOI(Silicon-Germanium-on-insulator) 기판 중 어느 하나인 것인 하이브리드 반도체 소자
|
| 3 |
3
제1항에 있어서,상기 반도체 소자는, CMOS, FinFET, FD-SOI(Fully depleted silicon on insulator) 및 TFET(Tunnel field-effect transistor) 중 적어도 하나를 포함하는 것인 하이브리드 반도체 소자
|
| 4 |
4
제1항에 있어서,상기 강유전체 커패시터는,하부 전극;상부 전극; 및상기 하부 전극과 상기 상부 전극 사이에 배치되는 강유전체를 포함하는 것인 하이브리드 반도체 소자
|
| 5 |
5
제4항에 있어서,상기 강유전체는 PVDF[poly(vinylidenefluoride)], P(VDF-TrFE)[ poly(vinylidenefluoride-trifluoroethylene)], PZT(lead zirconate titanate), BTO(barium titanate), BLT(bismuth lanthanum titanate), SBT(strontium bismuth tantalate) 및 SLT(near-stoichiometric lithium tantalate ) 중 적어도 하나를 포함하는 것인 하이브리드 반도체 소자
|
| 6 |
6
제4항에 있어서,상기 상부 전극 및 상기 하부 전극은 실리콘, 폴리실리콘, 구리, 은, TiN 및 Pt 중 적어도 하나를 포함하는 것인 하이브리드 반도체 소자
|
| 7 |
7
삭제
|
| 8 |
8
제1항에 있어서,상기 제1 구조는 상기 반도체 소자와 상기 강유전체 커패시터를 연결하기 위한 제1 연결 구조 및 제1 절연층을 포함하고,상기 제2 구조는 상기 제1 연결 구조와 상기 강유전체 커패시터를 연결하기 위한 제2 연결 구조 및 제2 절연층을 포함하는 것인 하이브리드 반도체 소자
|
| 9 |
9
(a) 기판 상에 FEOL 공정을 이용하여 반도체 소자를 포함하는 제1 구조를 형성하는 단계; 및(b) 상기 제1 구조 상에 BEOL 공정을 이용하여 일단이 구동 전압에 연결되고 타단이 상기 반도체 소자에 연결되며 네거티브 커패시턴스를 가지는 강유전체 커패시터를 포함하는 제2 구조를 형성하는 단계를 포함하는 하이브리드 반도체 소자의 제조 방법
|
| 10 |
10
제9항에 있어서,상기 기판은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘 및 게르마늄의 화합물을 포함하는 기판, III-V족 화합물을 포함하는 기판, SOI 기판, GOI 기판 및 SGOI 기판 중 어느 하나인 것인 하이브리드 반도체 소자의 제조 방법
|
| 11 |
11
제9항에 있어서,상기 반도체 소자는, CMOS, FinFET, FD-SOI 및 TFET 중 적어도 하나를 포함하는 것인 하이브리드 반도체 소자의 제조 방법
|
| 12 |
12
제9항에 있어서,상기 단계 (b)는,하부 전극을 형성하는 단계;상기 하부 전극 상에 강유전체를 형성하는 단계; 및상기 강유전체 상에 상부 전극을 형성하는 단계를 포함하는 것인 하이브리드 반도체 소자의 제조 방법
|
| 13 |
13
제12항에 있어서,상기 강유전체는 PVDF, P(VDF-TrFE), PZT, BTO, BLT, SBT 및 SLT 중 적어도 하나를 포함하는 것인 하이브리드 반도체 소자의 제조 방법
|
| 14 |
14
제12항에 있어서,상기 상부 전극 및 상기 하부 전극은 실리콘, 폴리실리콘, 구리, 은, TiN 및 Pt 중 적어도 하나를 포함하는 것인 하이브리드 반도체 소자의 제조 방법
|
| 15 |
15
삭제
|
| 16 |
16
제9항에 있어서,상기 단계 (a)는 상기 반도체 소자 상에 상기 반도체 소자와 상기 강유전체 커패시터를 연결하기 위한 제1 연결 구조 및 제1 절연층을 형성하는 단계를 포함하고,상기 단계 (b)는 상기 제1 연결 구조와 상기 강유전체 커패시터를 연결하기 위한 제2 연결 구조 및 제2 절연층을 형성하는 단계를 포함하는 것인 하이브리드 반도체 소자의 제조 방법
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
삭제
|
| 20 |
20
삭제
|
| 21 |
21
삭제
|
| 22 |
22
삭제
|
| 23 |
23
삭제
|
