맞춤기술찾기

이전대상기술

토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터 및 그 제조 방법

  • 기술번호 : KST2022013905
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터에 관한 것으로, 실리콘 기판 위에 형성되고 소스 단자가 연결되는 제1 도핑 영역, 상기 실리콘 기판 위에 형성되고 드레인 단자가 연결되는 제2 도핑 영역, 상기 실리콘 기판 위에 형성되는 고유전율 금속 스택 및 일 측면이 상기 고유전율 금속 스택과 직렬로 연결되고 타 측면이 게이트 단자로 연결되는 토폴로지컬 절연체 막을 포함하며, 기존의 공정에 큰 변화를 주지 않고도 종래 이론적 한계로 알려진 60mV/dec를 훨씬 하회하는 10mV/dec의 문턱전압이하 슬로프를 가지는 CMOS 트랜지스터를 구현할 수 있어 제조비용을 증가시키지 않고 상온에서 열전자 방출 특성을 가지면서도 저전력 고성능인 트랜지스터를 제공할 수 있다.
Int. CL H01L 29/49 (2006.01.01) H01L 29/51 (2006.01.01) H01L 21/285 (2006.01.01) H01L 21/02 (2006.01.01)
CPC H01L 29/4966(2013.01) H01L 29/513(2013.01) H01L 29/517(2013.01) H01L 29/516(2013.01) H01L 21/2855(2013.01) H01L 21/02112(2013.01) H01L 21/02181(2013.01) H01L 21/0228(2013.01)
출원번호/일자 1020140133174 (2014.10.02)
출원인 서울시립대학교 산학협력단
등록번호/일자 10-1605338-0000 (2016.03.16)
공개번호/일자
공고번호/일자 (20160323) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2014.10.02)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울시립대학교 산학협력단 대한민국 서울특별시 동대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신창환 대한민국 서울시 성북구
2 조재성 대한민국 서울특별시 강북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이은철 대한민국 서울특별시 송파구 법원로**길 **, A동 *층 ***호(문정동, 에이치비지니스파크)(*T국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 삼성전자 주식회사 경기도 수원시 영통구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2014.10.02 수리 (Accepted) 1-1-2014-0945073-52
2 선행기술조사의뢰서
Request for Prior Art Search
2015.04.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2015.06.10 수리 (Accepted) 9-1-2015-0038656-28
4 의견제출통지서
Notification of reason for refusal
2015.09.25 발송처리완료 (Completion of Transmission) 9-5-2015-0665161-63
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2015.11.04 수리 (Accepted) 1-1-2015-1074805-49
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2015.11.04 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2015-1074815-06
7 등록결정서
Decision to grant
2016.03.09 발송처리완료 (Completion of Transmission) 9-5-2016-0181118-25
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.01.17 수리 (Accepted) 4-1-2017-5009116-18
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.09.10 수리 (Accepted) 4-1-2019-5191631-69
10 특허고객번호 정보변경(경정)신고서·정정신고서
2022.01.25 수리 (Accepted) 4-1-2022-5020718-60
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘 기판 위에 형성되고 소스 단자가 연결되는 제1 도핑 영역; 상기 실리콘 기판 위에 형성되고 드레인 단자가 연결되는 제2 도핑 영역; 상기 실리콘 기판 위에 형성되는 고유전율 금속 스택; 및일 측면이 상기 고유전율 금속 스택과 직렬로 연결되고 타 측면이 게이트 단자로 연결되며 토폴로지컬 절연체 막을 포함하는 네거티브 커패시터를 포함하되,상기 네거티브 커패시터는 질화티타늄 막, 상기 질화티타늄 막 위에 증착되는 상기 토폴로지컬 절연체 막 및 상기 토폴로지컬 절연체 막 위에 증착되는 금 전극을 포함하고,상기 질화티타늄 막은 실리콘 기판 위에 80nm 두께로 DC 마그네트론 스퍼터링법으로 증착되어 형성되고, 상기 토폴로지컬 절연체 막은 셀렌화비스무트, 텔루르화비스무트 및 텔루르화안티몬 중 적어도 하나로 이루어지고 칼슘이 도핑되며, 상기 금 전극은 상기 토폴로지컬 절연체 막 위에 열증착법으로 증착되는 것을 특징으로 하는 트랜지스터
2 2
제 1항에 있어서, 상기 고유전율 금속 스택은 상기 실리콘 기판 위에 산화하프늄 막이 원자층 증착법에 의하여 적층되어 형성되는 것을 특징으로 하는 트랜지스터
3 3
제 2항에 있어서,상기 네거티브 커패시터는 상기 산화하프늄 막 위에 원자층 증착법에 의하여 증착되어 형성되는 것을 특징으로 하는 트랜지스터
4 4
삭제
5 5
삭제
6 6
제1 실리콘 기판 위에 고유전율 금속 스택을 형성하는 단계;상기 고유전율 금속 스택 및 제2 실리콘 기판 중 적어도 하나의 위에 질화티타늄 막을 형성하는 단계;토폴로지컬 절연체 막을 상기 질화티타늄 막 위에 형성하는 단계; 및금 전극을 상기 토폴로지컬 절연체 막 위에 형성하는 단계를 포함하되,상기 토폴로지컬 절연체 막은 셀렌화비스무트, 텔루르화비스무트 및 텔루르화안티몬 중 적어도 하나로 이루어지고 칼슘이 도핑되는 것을 특징으로 하는 트랜지스터의 제조 방법
7 7
제 6항에 있어서
8 8
제 6항에 있어서
9 9
삭제
10 10
제 6항에 있어서
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.