| 1 |
1
패드 상에 동일 유형의 도펀트로 도핑된 소스 및 드레인이 형성되고 상기 소스 및 상기 패드의 제1 측면이 소스 컨택트에 의해서 피복되고 상기 드레인 및 상기 패드의 제2 측면이 드레인 컨택트에 의해서 피복되는 대칭형 터널 전계 효과 트랜지스터의 임의 변화를 최소화하는 디자인 파라미터 결정 장치로서, 상기 장치는 프로그램을 저장하는 저장 수단 및 상기 프로그램을 실행하는 프로세서를 포함하며,상기 프로그램은,상기 대칭형 터널 전계 효과 트랜지스터의 물리적 채널 길이, 등가 산화막 두께, 채널 폭, 상기 소스 및 상기 드레인의 두께, 상기 소스 및 상기 드레인의 상기 도펀트 및 도핑 농도, 일함수 및 공급 전압을 포함하는 상기 대칭형 터널 전계 효과 트랜지스터의 소자 파라미터들을 입력받는 제1 인스트럭션;상기 패드의 두께를 변화시키면서 상기 대칭형 터널 전계 효과 트랜지스터의 LER(Line Edge Roughness)에 따른 소자 특성, RDF(Random Dopant Fluctuation)에 따른 소자 특성 및WFV(Work-function variation)에 따른 소자 특성을 상기 소자 파라미터들을 기초로 산출하는 제2 인스트럭션; 및상기 LER에 따른 소자 특성, 상기 RDF에 따른 소자 특성 및 상기 WFV에 따른 소자 특성을 기초로 상기 패드의 최종 두께를 결정하는 제3 인스트럭션을 포함하되,상기 LER에 따른 소자 특성, 상기 RDF에 따른 소자 특성 및 상기 WFV에 따른 소자 특성 각각은 상기 패드의 두께에 따른 문턱 전압값을 포함하는 것이고,상기 제3 인스트럭션은 상기 LER에 대한 문턱 전압값과 상기 RDF에 대한 문턱 전압값과 상기 WFV에 대한 문턱 전압값의 분산이 최소인 경우의 상기 패드의 두께를 상기 최종 두께로 결정하는 제3-1 인스트럭션을 포함하는 것인 대칭형 터널 전계 효과 트랜지스터의 임의 변화를 최소화하는 디자인 파라미터 결정 장치
|
| 2 |
2
패드 상에 동일 유형의 도펀트로 도핑된 소스 및 드레인이 형성되고 상기 소스 및 상기 패드의 제1 측면이 소스 컨택트에 의해서 피복되고 상기 드레인 및 상기 패드의 제2 측면이 드레인 컨택트에 의해서 피복되는 대칭형 터널 전계 효과 트랜지스터의 임의 변화를 최소화하는 디자인 파라미터 결정 장치로서, 상기 장치는 프로그램을 저장하는 저장 수단 및 상기 프로그램을 실행하는 프로세서를 포함하며,상기 프로그램은,상기 대칭형 터널 전계 효과 트랜지스터의 물리적 채널 길이, 등가 산화막 두께, 채널 폭, 상기 소스 및 상기 드레인의 두께, 상기 소스 및 상기 드레인의 상기 도펀트 및 도핑 농도, 일함수 및 공급 전압을 포함하는 상기 대칭형 터널 전계 효과 트랜지스터의 소자 파라미터들을 입력받는 제1 인스트럭션;상기 패드의 두께를 변화시키면서 상기 대칭형 터널 전계 효과 트랜지스터의 LER에 따른 소자 특성, RDF에 따른 소자 특성 및 WFV에 따른 소자 특성을 상기 소자 파라미터들을 기초로 산출하는 제2 인스트럭션; 및상기LER에 따른 소자 특성, 상기 RDF에 따른 소자 특성 및 상기 WFV에 따른 소자 특성을 기초로 상기 패드의 최종 두께를 결정하는 제3 인스트럭션을 포함하되,상기 LER에 따른 소자 특성, 상기 RDF에 따른 소자 특성 및 상기 WFV에 따른 소자 특성 각각은 상기 패드의 두께에 따른 서브스레숄드 슬로프(sub-threshold slope)값을 포함하는 것이고,상기 제3 인스트럭션은 상기 LER에 대한 서브스레숄드 슬로프값과상기 RDF에 대한 서브스레숄드 슬로프값과 상기 WFV에 대한 서브스레숄드 슬로프값의 분산이 최소인 경우의 상기 패드의 두께를 상기 최종 두께로 결정하는 제3-2 인스트럭션을 포함하는 것인 대칭형 터널 전계 효과 트랜지스터의 임의 변화를 최소화하는 디자인 파라미터 결정 장치
|
| 3 |
3
패드 상에 동일 유형의 도펀트로 도핑된 소스 및 드레인이 형성되고 상기 소스 및 상기 패드의 제1 측면이 소스 컨택트에 의해서 피복되고 상기 드레인 및 상기 패드의 제2 측면이 드레인 컨택트에 의해서 피복되는 대칭형 터널 전계 효과 트랜지스터의 디자인 파라미터 결정 방법으로서,(a) 상기 대칭형 터널 전계 효과 트랜지스터의 물리적 채널 길이, 등가 산화막 두께, 채널 폭, 상기 소스 및 상기 드레인의 두께, 상기 소스 및 상기 드레인의 상기 도펀트 및 도핑 농도, 일함수 및 공급 전압을 포함하는 상기 대칭형 터널 전계 효과 트랜지스터의 소자 파라미터들을 입력받는 단계;(b) 상기 패드의 두께를 변화시키면서 상기 대칭형 터널 전계 효과 트랜지스터의 LER에 따른 소자 특성, RDF에 따른 소자 특성 및 WFV에 따른 소자 특성을 상기 소자 파라미터들을 기초로 산출하는 단계; 및(c) 상기 LER에 따른 소자 특성, 상기 RDF에 따른 소자 특성 및 상기 WFV에 따른 소자 특성을 기초로 상기 패드의 최종 두께를 결정하는 단계를 포함하되,상기 LER에 따른 소자 특성, 상기 RDF에 따른 소자 특성 및 상기 WFV에 따른 소자 특성 각각은 상기 패드의 두께에 따른 문턱 전압값을 포함하는 것이고,상기 단계 (c)는 상기 LER에 대한 문턱 전압값과 상기 RDF에 대한 문턱 전압값과 상기 WFV에 대한 문턱 전압값의 분산이 최소인 경우의 상기 패드의 두께를 상기 최종 두께로 결정하는 단계를 포함하는 것인 대칭형 터널 전계 효과 트랜지스터의 디자인 파라미터 결정 방법
|
| 4 |
4
패드 상에 동일 유형의 도펀트로 도핑된 소스 및 드레인이 형성되고 상기 소스 및 상기 패드의 제1 측면이 소스 컨택트에 의해서 피복되고 상기 드레인 및 상기 패드의 제2 측면이 드레인 컨택트에 의해서 피복되는 대칭형 터널 전계 효과 트랜지스터의 디자인 파라미터 결정 방법으로서,(a) 상기 대칭형 터널 전계 효과 트랜지스터의 물리적 채널 길이, 등가 산화막 두께, 채널 폭, 상기 소스 및 상기 드레인의 두께, 상기 소스 및 상기 드레인의 상기 도펀트 및 도핑 농도, 일함수 및 공급 전압을 포함하는 상기 대칭형 터널 전계 효과 트랜지스터의 소자 파라미터들을 입력받는 단계;(b) 상기 패드의 두께를 변화시키면서 상기 대칭형 터널 전계 효과 트랜지스터의 LER에 따른 소자 특성, RDF에 따른 소자 특성 및 WFV에 따른 소자 특성을 상기 소자 파라미터들을 기초로 산출하는 단계; 및(c) 상기 LER에 따른 소자 특성, 상기 RDF에 따른 소자 특성 및 상기 WFV에 따른 소자 특성을 기초로 상기 패드의 최종 두께를 결정하는 단계를 포함하되,상기 LER에 따른 소자 특성, 상기 RDF에 따른 소자 특성 및 상기 WFV에 따른 소자 특성 각각은 상기 패드의 두께에 따른 서브스레숄드 슬로프값을 포함하는 것이고,상기 단계 (c)는 상기 LER에 대한 서브스레숄드 슬로프값과 상기 RDF에 대한 서브스레숄드 슬로프값과 상기 WFV에 대한 서브스레숄드 슬로프값의 분산이 최소인 경우의 상기 패드의 두께를 상기 최종 두께로 결정하는 제3-2 인스트럭션을 포함하는 것인 대칭형 터널 전계 효과 트랜지스터의 디자인 파라미터 결정 방법
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
