| 1 |
1
신경망 회로를 전류를 기반으로 구현하는 혼성신호 이진화 신경망 회로 장치
|
| 2 |
2
제1항에 있어서,상기 신경망 회로의 곱셈덧셈기 (Multiply and Acculmulate)를 전류거울로 구현하는 혼성신호 이진화 신경망 회로 장치
|
| 3 |
3
제1항에 있어서,상기 신경망 회로의 덧셈을 전류거울을 이용하여 전류를 더함으로써 구현하는 혼성신호 이진화 신경망 회로 장치
|
| 4 |
4
제1항에 있어서,상기 신경망 회로의 곱셈을 전류거울을 이용하여 전류를 증폭하는 방법으로 곱셈을 구현하는 혼성신호 이진화 신경망 회로 장치
|
| 5 |
5
제1항에 있어서,상기 신경망회로의 바이어스를 전류로 하여 바이어스 전류원을 기준 전류 혹은 복사 전류 방향에 인가하여 덧셈과 뺄셈을 구현하는 혼성신호 이진화 신경망 회로 장치
|
| 6 |
6
제1항에 있어서,이진신경망을 구현하기 위하여 XNOR 게이트를 이용하여 전류거울의 입력을 조절하는 혼성신호 이진화 신경망 회로 장치
|
| 7 |
7
제1항에 있어서,바이어스를 조절하기 위하여 해당 전류원 역할을 하는 트랜지스터의 게이트(혹은 베이스) 전압을 조절하는 혼성신호 이진화 신경망 회로 장치
|
| 8 |
8
제1항에 있어서,바이어스를 조절하기 위하여 해당 전류원 역할을 하는 트랜지스터의 게이트(혹은 베이스)의 넓이 (width)를 조절하는 혼성신호 이진화 신경망 회로 장치
|
| 9 |
9
제1항에 있어서,가중치를 조절하기 위하여 해당 복사 전류 트랜지스터의 게이트(베이스) 또는 소스(이미터) 전압을 조절하는 혼성신호 이진화 신경망 회로 장치
|
| 10 |
10
제1항에 있어서,바이어스를 조절하기 위하여 해당 전류원 역할을 하는 트랜지스터의 게이트(혹은 베이스)의 넓이 (width)를 조절하는 혼성신호 이진화 신경망 회로 장치
|
