| 1 |
1
입력 신호를 샘플링하고 기준 전압들 및 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 제1 전압 신호 및 제2 전압 신호를 출력하는 제1 DAC(digital to analog converter);상기 입력 신호를 샘플링하고 상기 기준 전압들 및 상기 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 제3 전압 신호 및 제4 전압 신호를 출력하는 제2 DAC;상기 제1 DAC에서 제공되는 상기 제1 전압 신호와 상기 제2 전압 신호를 비교하여 제1 온도계 코드를 출력하는 제1 비교기;상기 제1 DAC에서 제공되는 상기 제2 전압 신호와 상기 제2 DAC에서 제공되는 상기 제3 전압 신호를 비교하여 제2 온도계 코드를 출력하는 제2 비교기; 및상기 제2 DAC에서 제공되는 제3 전압 신호와 상기 제4 전압 신호를 비교하여 제3 온도계 코드를 출력하는 제3 비교기;를 포함하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 2 |
2
제 1 항에 있어서,상기 제1 DAC 및 상기 제2 DAC 각각은, 제1 기준 전압과 제2 기준 전압의 범위에서 차동의 2의 지수 승의 기준 전압들을 생성하는 저항 열; 및상기 입력 신호, 상기 제1 기준 전압, 상기 제2 기준 전압, 상기 차동의 2의 지수 승의 기준 전압들 및 상기 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 상기 제1 전압 신호와 상기 제2 전압 신호 또는 상기 제3 전압 신호와 상기 제4 전압 신호를 출력하는 차동 구조의 커패시터 어레이;를 포함하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 3 |
3
제 2 항에 있어서,상기 차동 구조의 커패시터 어레이는,단위 커패시터 열을 포함하는 제1 커패시터 어레이; 및이진 가중치 커패시터 열을 포함하는 제2 커패시터 어레이를 포함하고, 상기 단위 커패시터 열은 적어도 하나가 상기 입력 신호를 샘플링하고, 상기 차동의 2의 지수 승의 기준 전압들 및 상기 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 하위 비트들의 디지털 코드를 결정하는데 이용되는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 4 |
4
제 3 항에 있어서,상기 이진 가중치 커패시터 열은 상기 입력 신호를 샘플링하고 상기 제1 기준 전압, 상기 제2 기준 전압 및 상기 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 상위 비트들의 디지털 코드를 결정하는데 이용되는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 5 |
5
제 1 항에 있어서,상기 제1 온도계 코드, 상기 제2 온도계 코드 및 상기 제3 온도계 코드를 수신하여 이진 디지털 코드로 변환하는 디지털 로직 회로를 더 포함하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 6 |
6
제 5 항에 있어서,상기 디지털 로직 회로는 상기 제1 DAC 및 상기 제2 DAC가 샘플링 주기에 상기 입력 신호를 샘플링하고 변환 주기에 상기 기준 전압들 및 상기 공통모드 전압 중 적어도 하나를 수신하도록 제어하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 7 |
7
제 1 항에 있어서,상기 제1 비교기, 상기 제2 비교기 및 상기 제3 비교기는 서로 인접하게 배치되고 비교기들 간에 버퍼층이 형성되는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 8 |
8
제 1 항에 있어서,상기 제1 비교기, 상기 제2 비교기 및 상기 제3 비교기 각각은,입력되는 전압 신호들을 증폭하여 증폭 신호를 출력하는 프리앰프 회로; 상기 증폭 신호를 비교하는 래치 회로;일단이 상기 프리앰프 회로의 출력단에 연결되고 타단이 상기 래치 회로의 입력단에 연결되는 오프셋 상쇄 커패시터; 및 상기 오프셋 상쇄 커패시터에 공통모드 전압을 인가하는 리셋 스위치;를 포함하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 9 |
9
제 8 항에 있어서,샘플링 주기에 상기 공통모드 전압을 상기 프리앰프 회로의 입력단과 상기 오프셋 상쇄 커패시터에 인가하여 변환 주기에서 비교기들의 오프셋이 줄어들도록 하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 10 |
10
제 1 항에 있어서,제1 내지 제n 변환 주기에서 상기 입력 신호는 2bit 단위로 디지털 코드로 변환되며,상기 제n 변환 주기(n은 2이상의 자연수)에서의 상기 입력 신호의 결정 범위는 제n-1의 변환 주기의 결정 범위 대비 1/4로 설정되는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 11 |
11
제1 전압 신호 및 제2 전압 신호를 출력하는 제1 DAC(digital to analog converter); 제3 전압 신호 및 제4 전압 신호를 출력하는 제2 DAC; 상기 제1 DAC에서 제공되는 상기 제1 전압 신호와 상기 제2 전압 신호를 비교하여 제1 온도계 코드를 출력하는 제1 비교기; 상기 제1 DAC에서 제공되는 상기 제2 전압 신호와 상기 제2 DAC에서 제공되는 상기 제3 전압 신호를 비교하여 제2 온도계 코드를 출력하는 제2 비교기; 및 상기 제2 DAC에서 제공되는 제3 전압 신호와 상기 제4 전압 신호를 비교하여 제3 온도계 코드를 출력하는 제3 비교기를 포함하고, 상기 제1 DAC 및 상기 제2 DAC 각각은, 제1 기준 전압과 제2 기준 전압의 범위에서 차동의 2의 지수 승의 기준 전압들을 생성하는 저항 열; 및상기 입력 신호를 샘플링하고, 상기 제1 기준 전압, 상기 제2 기준 전압, 상기 차동의 2의 지수 승의 기준 전압들 및 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 상기 제1 전압 신호 및 상기 제2 전압 신호 또는 상기 제3 전압 신호 및 상기 제4 전압 신호를 출력하는 차동 구조의 커패시터 어레이; 를 포함하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 12 |
12
제 11 항에 있어서,상기 차동 구조의 커패시터 어레이는,하위 비트들의 디지털 코드를 결정하는데 이용되는 단위 커패시터 열을 포함하는 제1 커패시터 어레이; 및상위 비트들의 디지털 코드를 결정하는데 이용되는 이진 가중치 커패시터 열을 포함하는 제2 커패시터 어레이를 포함하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 13 |
13
제 12 항에 있어서,상기 단위 커패시터 열은 적어도 하나가 상기 입력 신호를 샘플링하고, 상기 차동의 2의 지수 승의 기준 전압들 및 상기 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 상기 하위 비트들의 디지털 코드를 결정하는데 이용되는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 14 |
14
제 12 항에 있어서,상기 이진 가중치 커패시터 열은 상기 입력 신호를 샘플링하고 상기 제1 기준 전압, 상기 제2 기준 전압 및 상기 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 상기 상위 비트들의 디지털 코드를 결정하는데 이용되는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 15 |
15
제 11 항에 있어서,상기 제1 온도계 코드, 상기 제2 온도계 코드 및 상기 제3 온도계 코드를 수신하여 이진 디지털 코드로 변환하는 디지털 로직 회로를 더 포함하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 16 |
16
제 15 항에 있어서,상기 디지털 로직 회로는 상기 제1 DAC 및 상기 제2 DAC이 샘플링 주기에 상기 입력 신호를 샘플링하고 변환 주기에 상기 기준 전압들 및 상기 공통모드 전압 중 적어도 하나를 수신하도록 제어하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 17 |
17
제 11 항에 있어서,상기 제1 비교기, 상기 제2 비교기 및 상기 제3 비교기는 서로 인접하게 배치되고 비교기들 간에 버퍼층이 형성되는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 18 |
18
제 11 항에 있어서,상기 제1 비교기, 상기 제2 비교기 및 상기 제3 비교기 각각은, 입력되는 전압 신호들을 증폭하여 증폭 신호를 출력하는 프리앰프 회로; 상기 증폭 신호를 비교하는 래치 회로;일단이 상기 프리앰프 회로의 출력단에 연결되고 타단이 상기 래치 회로의 입력단에 연결되는 오프셋 상쇄 커패시터; 및 상기 오프셋 상쇄 커패시터에 공통모드 전압을 인가하는 리셋 스위치;를 포함하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 19 |
19
제 18 항에 있어서,샘플링 주기에 상기 공통모드 전압을 상기 프리앰프 회로의 입력단과 상기 오프셋 상쇄 커패시터의 탑 플레이트에 인가하여 변환 주기에서 비교기들의 오프셋이 줄어들도록 하는 연속 근사 레지스터 아날로그 디지털 변환기
|
| 20 |
20
제 11 항에 있어서,제1 내지 제n 변환 주기에서 상기 입력 신호는 2bit 단위로 디지털 코드로 변환되며,상기 제n 변환 주기(n은 2이상의 자연수)에서 상기 입력 신호의 결정 범위는 제n-1의 변환 주기의 결정 범위 대비 1/4로 설정되는 연속 근사 레지스터 아날로그 디지털 변환기
|
