| 1 |
1
전자 장치가 신호를 처리하는 방법에 있어서,통신 노드(node)로부터 전송되는 제1 신호 및 상기 제1 신호에 대한 고차 모드 신호인 제2 신호를 수신하는 단계;상기 제2 신호에 대한 이득 및 위상을 조정하는 단계; 및상기 제1 신호 및 상기 조정된 이득 및 위상을 가지는 상기 제2 신호에 기반하여 생성되는 제3 신호를 처리하는 단계를 포함하고,상기 제3 신호에 대한 널링(nulling) 패턴은 상기 조정된 이득 및 위상에 기반하여 형성되는,신호 처리 방법
|
| 2 |
2
제 1 항에 있어서,상기 제1 신호는 기본 모드 신호인,신호 처리 방법
|
| 3 |
3
제 1 항에 있어서,상기 제3 신호는 상기 제1 신호 및 상기 조정된 이득 및 위상을 가지는 상기 제2 신호에 대한 합 또는 차 연산에 기반하여 생성되는,신호 처리 방법
|
| 4 |
4
제 1 항에 있어서, 상기 방법은,상기 제1 신호에 대한 제1 비콘(beacon) 신호 및 상기 조정된 이득 및 위상을 가지는 상기 제2 신호에 대한 제2 비콘 신호를 획득하는 단계; 및상기 제1 비콘 신호 및 상기 제2 비콘 신호에 기반하여, 상기 제3 신호에 대한 간섭과 관련된 널 포인트(null point)를 판단하는 단계를 더 포함하는,신호 처리 방법
|
| 5 |
5
제 4 항에 있어서, 상기 널 포인트는 상기 제1 비콘 신호 및 상기 제2 비콘 신호의 합 연산에 기반하여 판단되는,신호 처리 방법
|
| 6 |
6
제 4 항에 있어서, 상기 널 포인트는 상기 제1 비콘 신호 및 상기 제2 비콘 신호의 차 연산에 기반하여 판단되는,신호 처리 방법
|
| 7 |
7
제 1 항에 있어서, 상기 제2 신호에 대한 이득 및 위상을 조정하는 단계는,상기 제3 신호에 대한 간섭과 관련된 널 포인트(null point)를 판단하는 단계; 및상기 널링 패턴이 상기 널 포인트를 포함하도록 상기 제2 신호에 대한 이득 및 위상을 조정하는 단계를 포함하는,신호 처리 방법
|
| 8 |
8
제 7 항에 있어서, 상기 널 포인트는 상기 제3 신호에 대한 간섭의 크기가 가장 큰 각도인,신호 처리 방법
|
| 9 |
9
비일시적 컴퓨터 판독 가능 저장 매체에 있어서,프로세서 (processor); 및컴퓨터 판독 가능 명령어들을 저장하도록 구성되는 매체를 포함하고, 상기 컴퓨터 판독 가능 명령어들은 상기 프로세서에 의해 실행되는 경우, 상기 프로세서가:통신 노드(node)로부터 전송되는 제1 신호 및 상기 제1 신호에 대한 고차 모드 신호인 제2 신호를 수신하는 단계;상기 제2 신호에 대한 이득 및 위상을 조정하는 단계; 및상기 제1 신호 및 상기 조정된 이득 및 위상을 가지는 상기 제2 신호에 기반하여 생성되는 제3 신호를 처리하는 단계를 수행하도록 상기 프로세서를 제어하고,상기 제3 신호에 대한 널링(nulling) 패턴은 상기 조정된 이득 및 위상에 기반하여 형성되는 것을 특징으로 하는,비일시적 컴퓨터 판독 가능 저장 매체
|
| 10 |
10
신호를 처리하는 전자 장치에 있어서,프로세서 (processor); 및하나 이상의 인스트럭션 (instruction) 을 저장하는 하나 이상의 메모리 (memory) 를 포함하고, 상기 하나 이상의 인스트럭션은, 실행 시에, 상기 프로세서가:통신 노드(node)로부터 전송되는 제1 신호 및 상기 제1 신호에 대한 고차 모드 신호인 제2 신호를 수신하는 단계;상기 제2 신호에 대한 이득 및 위상을 조정하는 단계; 및상기 제1 신호 및 상기 조정된 이득 및 위상을 가지는 상기 제2 신호에 기반하여 생성되는 제3 신호를 처리하는 단계를 수행하도록 상기 프로세서를 제어하고,상기 제3 신호에 대한 널링(nulling) 패턴은 상기 조정된 이득 및 위상에 기반하여 형성되는 것을 특징으로 하는,전자 장치
|
