1 |
1
SAR(success approximation register) 로직을 이용하여 입력신호(VIN)로부터 N비트의 MSB(most significant bit)를 생성하는 코스(Coarse) 아날로그 디지털 변환부(ADC)와,델타 시그마 루프를 이용하여 상기 입력신호를 다단 적분한 후 기준 전압과의 비교를 통해 M비트의 출력1을 생성하는 증가형(incremental) 델타 시그마 변조부와,상기 증가형 델타 시그마 변조부의 2차 적분 출력을 제공받아 3차 적분한 후 기준 전압과의 비교를 통해 L비트의 출력2를 생성하는 확장형 카운팅부와,상기 MSB, 상기 출력1 및 상기 출력2를 제공받아 최종의 디지털 출력을 생성하는 데시메이션 필터 및 레지스터를 포함하는 델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
2 |
2
제 1 항에 있어서,상기 코스 ADC는,상기 입력신호의 양수 구분을 위해 디지털 신호를 아날로그 신호로 변환하는 제 1 디지털 아날로그 변환부(DAC1)와,상기 DAC1의 출력과 상기 입력신호를 비교하여 그 차이 값을 비트 정보로써 출력하는 제 1 비교기와,상기 제 1 비교기로부터 제공되는 상기 비트 정보를 바탕으로 상기 MSB를 생성하는 SAR 로직부와,생성된 상기 MSB를 저장하는 레지스터 및상기 레지스터의 비트 정보를 가중 평균하여 상기 DAC1에 제공하는 제 1 데이터 가중 평균부(DWA1)를 포함하는 델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
3 |
3
제 2 항에 있어서,상기 SAR 로직부는,6비트의 MSB를 생성하는델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
4 |
4
제 2 항에 있어서,상기 DWA1은,1차 노이즈 쉐이핑 효과를 통해 상기 입력신호의 주파수 대역의 노이즈를 낮추어 주는델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
5 |
5
제 2 항에 있어서,상기 증가형 델타 시그마 변조부는,상기 입력신호를 1차 적분하는 제 1 적분기와,상기 제 1 적분기의 출력을 2차 적분하는 제 2 적분기와,상기 제 2 적분기의 출력에 계수가 곱해진 값과 기준 전압과의 비교를 통해 상기 출력1을 생성하는 제 2 비교기와,상기 제 2 비교기의 상기 출력1을 피드백시켜 디지털 값을 가산 또는 감산하여 아날로그로 변환한 후 상기 입력신호와의 차감을 위해 상기 제 1 적분기의 입력으로 제공하는 회로 수단을 포함하는 델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
6 |
6
제 5 항에 있어서,상기 회로 수단은,상기 제 2 비교기의 출력 레벨에 따라 상기 출력1에 디지털 값을 가산 또는 감산하는 가감산부와,상기 가감산부의 출력을 가중 평균하는 제 2 데이터 가중 평균부(DWA2)와,상기 제 2 데이터 가중 평균부의 디지털 출력을 아날로그로 변환하여 상기 입력신호와의 차감을 위해 상기 제 1 적분기의 입력으로 제공하는 제 2 디지털 아날로그 변환부(DAC2)를 포함하는 델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
7 |
7
제 6 항에 있어서,상기 가감산부는,상기 제 2 비교기의 출력 값이 "1"일 때 디지털 값을 K+2로 가산하고, 상기 출력 값이 "0"일 때 디지털 값을 K-2로 감산하는(상기 K는 상기 레지스터에 저장된 상기 MSB 정보인)델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
8 |
8
제 1 항에 있어서,상기 확장형 카운팅부는,상기 증가형 델타 시그마 변조부의 2차 적분 출력을 제공받아 적분하는 제 3 적분기와,상기 제 3 적분기의 출력과 기준 전압과의 비교를 통해 상기 출력2를 생성하는 제 3 비교기와,상기 제 3 비교기의 디지털 출력을 아날로그로 변환하여 상기 2차 적분 출력과의 가산을 위해 상기 제 3 적분기의 입력으로 제공하는 제 3 디지털 아날로그 변환부(DAC3)를 포함하는 델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
9 |
9
제 1 항에 있어서,상기 코스 ADC, 상기 증가형 델타 시그마 변조부 및 상기 확장형 카운팅부의 전체 구동을 통해 3개의 OTA(operational transconductance amplifier)를 사용하는 고해상도 모드를 수행할 수 있는델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
10 |
10
제 1 항에 있어서,상기 코스 ADC와 상기 증가형 델타 시그마 변조부의 선택 구동을 통해 2개의 OTA(operational transconductance amplifier)를 사용하는 중간 해상도 모드를 수행할 수 있는델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|
11 |
11
제 1 항에 있어서,상기 코스 ADC와 상기 확장형 카운팅부의 선택 구동을 통해 1개의 OTA(operational transconductance amplifier)를 사용하는 저전력 모드를 수행할 수 있는델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기
|