| 1 |
1
Flash ADC가 결합된 SAR ADC에 있어서,클럭 신호를 발생시키는 클럭 발생부;인가된 디지털 비트를 아날로그 신호로 변환하는 DAC;입력 신호를 인가 받고, 상기 클럭 신호가 high 및 low 중 어느 하나인 제1 상태가 되면 상기 DAC에서 변환된 아날로그 신호와 상기 입력 신호 중 전압 크기가 더 큰 신호를 출력하는 비교기;상기 제1 상태가 지속되는 중 SAR(successive approximation register) 방식에 따라 상기 비교기가 출력하는 신호를 기초로 상기 입력 신호와 대응되는 디지털 비트의 일부를 결정하고, 상기 결정된 디지털 비트에 기초하여 아날로그 신호를 생성하도록 상기 DAC를 제어하는 SAR 논리부; 및상기 클럭 신호가 상기 제1 상태에서 전환된 제2 상태가 되면 flash 방식에 따라 상기 DAC에서 변환된 아날로그 신호를 기초로 상기 입력 신호와 대응되는 디지털 비트의 일부를 결정하고, 상기 제2 상태가 지속되는 중에 상기 결정된 디지털 비트에 기초하여 아날로그 신호를 생성하도록 상기 DAC를 제어하는 Flash ADC를 포함하고,상기 비교기는,상기 전압 크기가 더 큰 신호를 출력하도록 동작하는 트랜지스터의 게이트에 일단이 연결되고, 상기 비교기에 인가되는 전원 및 접지 중 하나와 선택적으로 타단이 연결되는 캐패시터를 포함하되, 상기 캐패시터의 상기 타단은 상기 제1 상태가 지속되는 중에는 상기 접지와 연결되고 상기 제2 상태가 지속되는 중에는 상기 전원과 연결되며,상기 Flash ADC가 결합된 SAR ADC는,상기 제1 상태 및 상기 제2 상태가 지속되는 상기 클럭 신호의 한 주기 동안 상기 DAC 및 상기 Flash ADC가 함께 상기 입력 신호를 기초로 복수의 디지털 비트를 결정하는 것을 특징으로 하는Flash ADC가 결합된 SAR ADC
|
| 2 |
2
제1항에 있어서,상기 SAR 논리부는 상기 제1 상태가 지속되는 중에 상기 입력 신호와 대응되는 이진법 1비트를 결정하고, 상기 Flash ADC는 3비트 Flash ADC로서 상기 제2 상태가 지속되는 중에 상기 입력 신호와 대응되는 단항 부호 7비트를 결정하여, 상기 클럭 신호의 한 주기 동안 이진법 4 비트를 결정하는Flash ADC가 결합된 SAR ADC
|
| 3 |
3
삭제
|
| 4 |
4
Flash ADC가 결합된 SAR ADC를 사용하여 입력 신호의 디지털 비트를 결정하는 방법에 있어서,DAC가 기 설정된 디지털 비트를 아날로그 신호로 변환하는 단계; 및클럭 발생부가 클럭 신호를 발생시키는 단계를 포함하고,(a) 상기 클럭 신호가 high 및 low 중 어느 하나인 제1 상태가 되면,비교기가 상기 DAC에서 변환된 아날로그 신호와 상기 입력 신호 중 전압 크기가 더 큰 신호를 출력하는 단계; 및SAR 논리부가 SAR(successive approximation register) 방식에 따라 상기 비교기가 출력하는 신호를 기초로 상기 입력 신호와 대응되는 디지털 비트의 일부를 결정하고, 상기 결정된 디지털 비트에 기초하여 아날로그 신호를 생성하도록 상기 DAC를 제어하는 단계를 수행하고, (b) 상기 클럭 신호가 상기 제1 상태에서 전환된 제2 상태가 되면,Flash ADC가 flash 방식에 따라 상기 DAC에서 변환된 아날로그 신호를 기초로 상기 입력 신호와 대응되는 디지털 비트의 일부를 결정하는 단계; 및상기 Flash ADC가 상기 결정된 디지털 비트에 기초하여 아날로그 신호를 생성하도록 상기 DAC를 제어하는 단계를 수행하되,상기 (a) 및 상기 (b) 상태일 때 수행되는 단계는 상기 입력 신호와 대응되는 디지털 비트가 모두 결정될 때까지 교번적으로 반복하여 수행되고,상기 비교기는,상기 전압 크기가 더 큰 신호를 출력하도록 동작하는 트랜지스터의 게이트에 일단이 연결되고, 상기 비교기에 인가되는 전원 및 접지 중 하나와 선택적으로 타단이 연결되는 캐패시터를 포함하되, 상기 캐패시터의 상기 타단은 상기 제1 상태가 지속되는 중에는 상기 접지와 연결되고 상기 제2 상태가 지속되는 중에는 상기 전원과 연결되며,상기 Flash ADC가 결합된 SAR ADC는,상기 제1 상태 및 상기 제2 상태가 지속되는 상기 클럭 신호의 한 주기 동안 상기 DAC 및 상기 Flash ADC가 함께 상기 입력 신호를 기초로 복수의 디지털 비트를 결정하는 것을 특징으로 하는Flash ADC가 결합된 SAR ADC를 사용하여 입력 신호의 디지털 비트를 결정하는 방법
|
| 5 |
5
제4항에 있어서,상기 SAR 논리부는 상기 제1 상태가 지속되는 중에 상기 입력 신호와 대응되는 디지털 비트 중 1비트를 결정하고, 상기 Flash ADC는 상기 제2 상태가 지속되는 중에 상기 입력 신호와 대응되는 디지털 신호 중 3비트를 결정하여, 상기 클럭 신호의 한 주기 동안 4비트를 결정하는Flash ADC가 결합된 SAR ADC를 사용하여 입력 신호의 디지털 비트를 결정하는 방법
|
| 6 |
6
삭제
|
