1 |
1
SAR(success approximation register) 로직을 이용하여 입력신호(VIN)로부터 N비트의 MSB(most significant bit)s와 SAR 레지듀(residue)를 생성하는 아날로그 디지털 변환부(ADC)와,생성된 상기 SAR 레지듀를 입력받아 상기 SAR 레지듀에 대응하는 아날로그 전압을 출력하는 샘플앤홀드부(S/H)와,상기 아날로그 전압을 입력받아 1비트 출력을 생성하는 증가형 델타 시그마 ADC부와,생성된 상기 1비트 출력을 입력받아 N비트의 LSB(least significant bit)s를 생성하는 데시메이션 필터부와,상기 MSBs와 상기 LSBs를 합하여 최종의 디지털 값을 출력하는 혼합부를 포함하는SAR 기반의 증가형 아날로그 디지털 변환기
|
2 |
2
제 1 항에 있어서,상기 아날로그 디지털 변환부는,8비트의 상기 MSBs를 생성하는SAR 기반의 증가형 아날로그 디지털 변환기
|
3 |
3
제 1 항에 있어서,상기 증가형 델타 시그마 ADC부는,2차 노이즈 세이핑(noise shaping) 효과를 위해 2차 델타 시그마 변조 방식을 이용하는SAR 기반의 증가형 아날로그 디지털 변환기
|
4 |
4
제 1 항에 있어서,상기 데시메이션 필터부는,10비트의 상기 LSBs를 생성하는SAR 기반의 증가형 아날로그 디지털 변환기
|