| 1 |
1
기판 상에 하부 전극을 형성하는 단계;상기 하부 전극 상에 2차원 강유전성 물질을 형성하는 단계;상기 2차원 강유전성 물질 상에 반도체를 형성하는 단계; 상기 반도체 상에 제1 상부 전극, 제2 상부 전극, 제3 상부 전극 및 제4 상부 전극을 형성하는 단계; 상기 제1 상부 전극과 상기 하부 전극 사이를 전기적으로 연결하는 단계;상기 제1 상부 전극과 상기 제3 상부 전극 사이를 전기적으로 연결하는 단계; 및 상기 제2 상부 전극과 상기 제4 상부 전극 사이를 전기적으로 연결하는 단계;를 포함하고, 상기 제1 상부 전극과 제3 상부 전극은, 상기 2차원 강유전성 물질의 수평 편극 방향으로 배치되고,상기 제2 상부 전극과 제4 상부 전극은, 상기 2차원 강유전성 물질의 수직 편극 방향으로 배치되는,비휘발성 3진 메모리 소자의 제조 방법
|
| 2 |
2
제1항에 있어서,상기 2차원 강유전성 물질은, SnTe, GeTe 및 GeSnTe2 중 적어도 하나를 포함하는,비휘발성 3진 메모리 소자의 제조 방법
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서, 상기 제1 상부 전극과 상기 하부 전극 사이에 인가되는 전압은, 인가 방향에 따라 상기 수평 편극 방향의 양의 방향 또는 음의 방향을 조절하기 위해 이용되는,비휘발성 3진 메모리 소자의 제조 방법
|
| 8 |
8
제1항에 있어서,상기 제1 상부 전극과 상기 하부 전극 사이의 터널링 전류(tunneling current)의 크기는, 상기 2차원 강유전성 물질의 편극 방향에 따라 3진 상태(ternary state)를 나타내기 위해 이용되는, 비휘발성 3진 메모리 소자의 제조 방법
|
| 9 |
9
제1항에 있어서,상기 제1 상부 전극과 상기 제3 상부 전극 사이의 전압과 및 상기 제2 상부 전극과 제4 상부 전극 사이의 전압은, 쓰기(writing) 프로세스를 위해 이용되고, 상기 제1 상부 전극과 상기 하부 전극 사이의 전압은, 읽기(reading) 프로세스를 위해 이용되는,비휘발성 3진 메모리 소자의 제조 방법
|
| 10 |
10
제1항에 있어서,상기 제1 상부 전극과 상기 제2 상부 전극은 도전선을 통해 전기적으로 연결되는,비휘발성 3진 메모리 소자의 제조 방법
|
| 11 |
11
기판;상기 기판 상에 형성되는 하부 전극;상기 하부 전극 상에 형성되는 2차원 강유전성 물질;상기 2차원 강유전성 물질 상에 형성되는 반도체; 및상기 반도체 상에 형성되는 제1 상부 전극, 제2 상부 전극, 제3 상부 전극 및 제4 상부 전극;을 포함하고, 상기 제1 상부 전극과 상기 하부 전극은 전기적으로 연결되고,상기 제1 상부 전극과 상기 제3 상부 전극은 전기적으로 연결되고,상기 제2 상부 전극과 상기 제4 상부 전극은 전기적으로 연결되고,상기 제1 상부 전극과 제3 상부 전극은, 상기 2차원 강유전성 물질의 수평 편극 방향으로 배치되고,상기 제2 상부 전극과 제4 상부 전극은, 상기 2차원 강유전성 물질의 수직 편극 방향으로 배치되는,비휘발성 3진 메모리 소자
|
| 12 |
12
제11항에 있어서,상기 2차원 강유전성 물질은, SnTe, GeTe 및 GeSnTe2 중 적어도 하나를 포함하는,비휘발성 3진 메모리 소자
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
제11항에 있어서,상기 제1 상부 전극과 상기 하부 전극 사이에 인가되는 전압은, 인가 방향에 따라 상기 수평 편극 방향의 양의 방향 또는 음의 방향을 조절하기 위해 이용되는, 비휘발성 3진 메모리 소자
|
| 18 |
18
제11항에 있어서,상기 제1 상부 전극과 상기 하부 전극 사이의 터널링 전류(tunneling current)의 크기는, 상기 2차원 강유전성 물질의 편극 방향에 따라 3진 상태(ternary state)를 나타내기 위해 이용되는,비휘발성 3진 메모리 소자
|
| 19 |
19
제11항에 있어서,상기 제1 상부 전극과 상기 제3 상부 전극 사이의 전압 및 상기 제2 상부 전극과 제4 상부 전극 사이의 전압은, 쓰기(writing) 프로세스를 위해 이용되고, 상기 제1 상부 전극과 상기 하부 전극 사이의 전압은, 읽기(reading) 프로세스를 위해 이용되는, 비휘발성 3진 메모리 소자
|
| 20 |
20
제11항에 있어서,상기 제1 상부 전극과 상기 제2 상부 전극은 도전선을 통해 전기적으로 연결되는,비휘발성 3진 메모리 소자
|
