| 1 |
1
기판;상기 기판 내에 제공되는 한 쌍의 정전류 형성 영역들;상기 기판 내에서 상기 한 쌍의 정전류 형성 영역들 상에 각각 제공되는 한 쌍의 소스/드레인 영역들; 및상기 한 쌍의 소스/드레인 영역들 사이에 제공되는 게이트 구조체;를 포함하되,드레인인 상기 한 쌍의 소스/드레인 영역들 중 어느 하나에 바로 인접하는 상기 정전류 형성 영역들 중 어느 하나는, 상기 한 쌍의 소스/드레인 영역들 중 상기 어느 하나와 상기 정전류 형성 영역들 중 상기 어느 하나 사이에 정전류를 형성하고,상기 한 쌍의 소스/드레인 영역들 중 상기 어느 하나와 상기 한 쌍의 정전류 형성 영역들 중 상기 어느 하나 사이에 106 V/cm 이상의 전기장이 형성되는 트랜지스터
|
| 2 |
2
제 1 항에 있어서상기 게이트 구조체는:게이트 전극; 및상기 게이트 전극과 상기 기판 사이에 제공되는 게이트 절연막;을 포함하되,상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 한 쌍의 정전류 형성 영역들은 상기 한 쌍의 소스/드레인 영역들과 상기 기판의 상면에 수직한 방향을 따라 중첩하는 트랜지스터
|
| 4 |
4
제 3 항에 있어서,상기 한 쌍의 정전류 형성 영역들은 상기 한 쌍의 소스/드레인 영역들의 바닥면들에 접하는 트랜지스터
|
| 5 |
5
제 1 항에 있어서, 상기 기판 및 상기 한 쌍의 정전류 형성 영역들은 제1 도전형을 갖고,상기 한 쌍의 소스/드레인 영역들은 상기 제1 도전형과 다른 제2 도전형을 가지며,상기 한 쌍의 정전류 형성 영역들의 도핑 농도는 상기 기판의 도핑 농도보다 높은 트랜지스터
|
| 6 |
6
제 5 항에 있어서,상기 한 쌍의 정전류 형성 영역들의 상기 도핑 농도는 3 X 1018 cm-3 이상인 트랜지스터
|
| 7 |
7
삭제
|
| 8 |
8
제 1 항에 있어서,상기 기판에 대해 상기 게이트 구조체의 반대편에 제공되는 지지 기판;을 더 포함하되,상기 기판은 상기 지지 기판의 상면으로부터 상기 지지 기판의 상기 상면에 수직한 방향으로 돌출되고,상기 게이트 구조체는 상기 기판의 양 측면들 및 상면을 덮는 트랜지스터
|
| 9 |
9
제 8 항에 있어서,상기 게이트 구조체는 상기 지지 기판의 상기 상면에 평행한 제1 방향을 따라 연장하고, 상기 기판은 상기 지지 기판의 상기 상면에 평행하되 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 트랜지스터
|
| 10 |
10
제 9 항에 있어서,상기 기판의 양 측면들 상에서 상기 지지 기판과 상기 게이트 구조체 사이에 제공되는 한 쌍의 하부 절연막들;을 더 포함하는 트랜지스터
|
| 11 |
11
제 10 항에 있어서,상기 한 쌍의 소스/드레인 영역들은 상기 하부 절연막 상에 노출되는 트랜지스터
|
| 12 |
12
엔모스(NMOS) 트랜지스터 및 피모스 트랜지스터(PMOS) 트랜지스터;를 포함하는 삼진 인버터에 있어서,상기 엔모스 트랜지스터 및 상기 피모스 트랜지스터의 각각은 기판, 상기 기판 내에 제공되는 한 쌍의 정전류 형성 영역들, 및 상기 한 쌍의 정전류 형성 영역들 상에 각각 제공되는 소스 패턴 및 드레인 영역을 포함하되, 상기 드레인 영역에 바로 인접하는 상기 한 쌍의 정전류 형성 영역들 중 어느 하나는 상기 드레인 영역과 상기 한 쌍의 정전류 형성 영역들 중 상기 어느 하나 사이에 정전류를 형성하고, 상기 엔모스 트랜지스터의 상기 드레인 영역과 상기 피모스 트랜지스터의 상기 드레인 영역은 서로 전기적으로 연결되어, 서로 동일한 전압을 갖고,상기 한 쌍의 정전류 형성 영역들 중 상기 어느 하나와 상기 드레인 영역 사이에 전기장이 형성되고, 상기 전기장의 세기는 106 V/cm 이상인 삼진 인버터
|
| 13 |
13
제 12 항에 있어서,상기 엔모스 트랜지스터 및 상기 피모스 트랜지스터의 각각은:상기 기판 상에 제공된 게이트 전극; 및상기 게이트 전극과 상기 기판의 상기 상면 사이에 개재되는 게이트 절연막;을 더 포함하되,상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 삼진 인버터
|
| 14 |
14
제 12 항에 있어서,상기 엔모스 트랜지스터 및 상기 피모스 트랜지스터의 각각에서, 상기 기판과 상기 한 쌍의 정전류 형성 영역들은 서로 동일한 도전형들을 갖고, 상기 한 쌍의 정전류 형성 영역들의 각각의 도핑 농도는 상기 기판의 도핑 농도보다 높은 삼진 인버터
|
| 15 |
15
제 14 항에 있어서,상기 엔모스 트랜지스터 및 상기 피모스 트랜지스터의 각각에서, 상기 한 쌍의 정전류 형성 영역들의 각각의 상기 도핑 농도는 3 X 1018 cm-3 이상인 삼진 인버터
|
| 16 |
16
기판 상에 게이트 구조체를 형성하는 것;상기 기판의 상부에 한 쌍의 식각 영역들을 형성하는 것;상기 한 쌍의 식각 영역들에 한 쌍의 정전류 형성 영역들을 각각 형성하는 것; 및상기 한 쌍의 정전류 형성 영역들 상에 한 쌍의 소스/드레인 영역들을 각각 형성하는 것;을 포함하되,상기 한 쌍의 식각 영역들은 상기 게이트 구조체를 사이에 두고 서로 이격하고,드레인인 상기 한 쌍의 소스/드레인 영역들 중 어느 하나에 바로 인접하는 상기 정전류 형성 영역들 중 어느 하나는, 상기 한 쌍의 소스/드레인 영역들 중 상기 어느 하나와 상기 정전류 형성 영역들 중 상기 어느 하나 사이에 정전류를 형성하고,상기 한 쌍의 소스/드레인 영역들 중 상기 어느 하나와 상기 정전류 형성 영역들 중 상기 어느 하나 사이에 전기장이 형성되고, 상기 전기장의 세기는 106 V/cm 이상인 트랜지스터 제조 방법
|
| 17 |
17
제 16 항에 있어서,상기 기판 및 상기 한 쌍의 정전류 형성 영역들은 제1 도전형을 갖고,상기 한 쌍의 소스/드레인 영역들은 상기 제1 도전형과 다른 제2 도전형을 가지며,상기 한 쌍의 정전류 형성 영역들의 도핑 농도는 상기 기판의 도핑 농도보다 높은 트랜지스터 제조 방법
|
| 18 |
18
제 17 항에 있어서,상기 한 쌍의 정전류 형성 영역들의 상기 도핑 농도는 3 X 1018 cm-3 이상인 트랜지스터 제조 방법
|
| 19 |
19
제 16 항에 있어서,상기 한 쌍의 정전류 형성 영역들은 에피택시 성장(Epitaxy Growth) 공정에 의해 형성되는 트랜지스터 제조 방법
|
| 20 |
20
제 16 항에 있어서,지지 기판 상에 상기 지지 기판의 상면으로부터 상기 지지 기판의 상기 상면에 수직한 방향으로 돌출되는 상기 기판을 형성하는 것; 및상기 기판의 양 측면들 상에서 상기 지지 기판과 상기 게이트 구조체 사이에 한 쌍의 하부 절연막들을 형성하는 것;을 더 포함하되,상기 게이트 구조체는 상기 지지 기판의 상기 상면에 평행한 제1 방향을 따라 연장되어, 상기 기판의 상기 양 측면들 및 상면을 덮고, 상기 기판은 상기 지지 기판의 상기 상면에 평행하되 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 트랜지스터 제조 방법
|
