| 1 |
1
정전류 형성층;상기 정전류 형성층 상에 제공되는 채널층; 상기 정전류 형성층 상에서 상기 채널층을 사이에 두고 서로 이격되는 한 쌍의 소스/드레인 영역들;상기 채널층 상에 제공되는 게이트 전극; 및상기 게이트 전극과 상기 채널층 사이에 제공되는 게이트 강유전막;을 포함하고,상기 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 정전류 형성층 사이에 전기장이 형성되고,상기 전기장의 세기는 106 V/cm 이상인 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 게이트 전극과 상기 게이트 강유전막 사이에 제공되는 게이트 유전막;을 더 포함하는 트랜지스터
|
| 3 |
3
제 2 항에 있어서,상기 정전류 형성층은 상기 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 정전류 형성층 사이에 정전류를 형성하는 트랜지스터
|
| 4 |
4
제 3 항에 있어서,상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 트랜지스터
|
| 5 |
5
제 2 항에 있어서,상기 정전류 형성층 및 상기 채널층은 제1 도전형을 갖고,상기 정전류 형성층의 도핑 농도는 상기 채널층의 도핑 농도보다 높은 트랜지스터
|
| 6 |
6
제 5 항에 있어서,상기 정전류 형성층의 도핑 농도는 3 X 1018 cm-3 이상인 트랜지스터
|
| 7 |
7
삭제
|
| 8 |
8
제1 웰 영역 및 제2 웰 영역;상기 제1 웰 영역 및 상기 제2 웰 영역 상에 각각 제공되는 제1 정전류 형성층 및 제2 정전류 형성층; 제1 정전류 형성층 및 제2 정전류 형성층 상에 각각 제공되는 제1 채널층 및 제2 채널층;상기 제1 채널층 및 상기 제2 채널층 상에 각각 제공되는 제1 게이트 구조체 및 제2 게이트 구조체; 상기 제1 정전류 형성층 상에서 상기 제1 채널층을 사이에 두고 서로 이격되는 제1 한 쌍의 소스/드레인 영역들; 및상기 제2 정전류 형성층 상에서 상기 제2 채널층을 사이에 두고 서로 이격되는 제2 한 쌍의 소스/드레인 영역들;을 포함하되,상기 제1 게이트 구조체 및 상기 제2 게이트 구조체의 각각은 차례로 적층되는 게이트 강유전막 및 게이트 전극을 포함하고,상기 제1 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제1 정전류 형성층 사이에 106 V/cm 이상의 전기장이 형성되고,상기 제2 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제2 정전류 형성층 사이에 106 V/cm 이상의 전기장이 형성되는 삼진 인버터
|
| 9 |
9
제 8 항에 있어서,상기 제1 게이트 구조체 및 상기 제2 게이트 구조체의 각각은, 상기 게이트 전극과 상기 게이트 강유전막 사이에 제공되는 게이트 유전막;을 더 포함하는 삼진 인버터
|
| 10 |
10
제 9 항에 있어서,상기 제1 정전류 형성층은 상기 제1 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제1 정전류 형성층 사이에 제1 정전류를 형성하고, 상기 제2 정전류 형성층은 상기 제2 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제2 정전류 형성층 사이에 제2 정전류를 형성하는 삼진 인버터
|
| 11 |
11
제 10 항에 있어서,상기 제1 정전류 및 제2 정전류는 각각 상기 제1 게이트 구조체의 상기 게이트 전극 및 상기 제2 게이트 구조체의 상기 게이트 전극에 인가되는 게이트 전압들로부터 독립적인 삼진 인버터
|
| 12 |
12
제 9 항에 있어서,상기 제1 정전류 형성층 및 제2 정전류 형성층은 각각 상기 제1 채널층 및 상기 제2 채널층과 동일한 도전형을 갖고, 상기 제1 정전류 형성층 및 상기 제2 정전류 형성층의 도핑 농도들은 각각 상기 제1 채널층 및 상기 제2 채널층의 도핑 농도보다 높은 삼진 인버터
|
| 13 |
13
제 12 항에 있어서,상기 제1 정전류 형성층의 상기 도핑 농도 및 상기 제2 정전류 형성층의 상기 도핑 농도는 3 X 1018 cm-3 이상인 삼진 인버터
|
| 14 |
14
삭제
|
| 15 |
15
정전류 형성층을 제공하는 것;상기 정전류 형성층 상에 채널층을 형성하는 것; 상기 채널층 상에 게이트 강유전막을 형성하는 것; 상기 채널층 상에 게이트 전극을 형성하는 것; 및상기 채널층에 소스 영역 및 드레인 영역을 형성하는 것;을 포함하고,상기 소스 영역 및 상기 드레인 영역은 상기 게이트 전극을 사이에 두고 서로 이격되고,상기 드레인 영역 및 상기 정전류 형성층 사이에 전기장이 형성되고,상기 전기장의 세기는 106 V/cm 이상인 트랜지스터 제조 방법
|
| 16 |
16
제 15 항에 있어서,상기 게이트 강유전막과 상기 게이트 전극 사이에 게이트 유전막을 형성하는 것;을 더 포함하는 트랜지스터 제조 방법
|
| 17 |
17
제 15 항에 있어서, 상기 채널층 및 상기 정전류 형성층은 동일한 도전형을 갖고, 상기 정전류 형성층의 도핑 농도는 3 X 1018 cm-3 이상인 트랜지스터 제조 방법
|
| 18 |
18
삭제
|
| 19 |
19
제 15 항에 있어서,상기 정전류 형성층은 에피택시 성장(Epitaxial Growth) 공정에 의해 형성되는 트랜지스터 제조 방법
|
| 20 |
20
제 15 항에 있어서,상기 정전류 형성층은 상기 드레인 영역과 상기 정전류 형성층 사이에 정전류를 형성하되,상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 트랜지스터 제조 방법
|
