| 1 |
1
SRAM 셀에 3진 데이터를 기입하는 터너리 드라이버에 있어서, 상기 터너리 드라이버는,제1 데이터신호 및 제2 데이터신호를 포함하는 데이터신호를 인가 받는 입력단;상기 데이터신호에 따라 선택적으로 동작하는 복수의 트랜지스터를 포함하는 회로부; 및상기 복수의 트랜지스터의 상기 선택적 동작에 의해 로우 전압, 하이 전압 및 미들 전압 중 어느 하나의 전압을 가지는 3진 데이터를 출력하는 최종 출력단;을 포함하고,상기 회로부는 제1 트랜지스터 쌍, 제2 트랜지스터 쌍 및 제3 트랜지스터 쌍이 상호 연결되어 있고,상기 제1 트랜지스터 쌍 및 상기 제2 트랜지스터 쌍은 상기 제1 데이터신호 및 제2 데이터신호를 인가 받고,상기 제3 트랜지스터 쌍은 상기 최종 출력단을 통해 출력되는 데이터의 전압 크기를 조절하는, 터너리 드라이버
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 입력단은 상기 제1 데이터신호를 인가 받는 제1 입력단 및 상기 제2 데이터신호를 인가 받는 제2 입력단을 포함하고,상기 제1 데이터신호 및 상기 제2 데이터신호 각각은 로우 전압 및 하이 전압 중에서 선택된 어느 하나인, 터너리 드라이버
|
| 4 |
4
제3항에 있어서,상기 제1 트랜지스터 쌍은 제1 PMOS, 제1 NMOS를 포함하고, 상기 제2 트랜지스터 쌍은 제2 PMOS, 제2 NMOS를 포함하고,상기 제1 PMOS는 상기 제1 데이터신호 및 상기 제2 데이터신호 중 어느 하나를 인가 받고, 상기 제1 NMOS는 상기 제1 데이터신호 및 상기 제2 데이터신호 중 다른 하나를 인가 받고,상기 제2 PMOS는 상기 제1 데이터신호 및 상기 제2 데이터신호 중 어느 하나를 인가 받고, 상기 제2 NMOS는 상기 제1 데이터신호 및 상기 제2 데이터신호 중 다른 하나를 인가 받는, 터너리 드라이버
|
| 5 |
5
제1항에 있어서,상기 제1 트랜지스터 쌍 및 상기 제3 트랜지스터 쌍은 병렬 연결되는, 터너리 드라이버
|
| 6 |
6
제1항에 있어서,상기 제1 트랜지스터 쌍의 출력단, 상기 제3 트랜지스터 쌍의 출력단 및 상기 제3 트랜지스터 쌍의 입력단이 연결되어 상기 최종 출력단을 형성하는, 터너리 드라이버
|
| 7 |
7
제4항에 있어서,상기 제1 데이터신호 및 상기 제2 데이터신호가 모두 상기 로우 전압을 가질 때,상기 제1 PMOS 및 상기 제2 PMOS가 온(on) 되어 상기 최종 출력단에 상기 하이 전압을 가지는 데이터가 출력되는, 터너리 드라이버
|
| 8 |
8
제4항에 있어서,상기 제1 데이터신호 및 상기 제2 데이터신호가 모두 상기 하이 전압을 가질 때,상기 제1 NMOS 및 상기 제2 NMOS가 온(on) 되어 상기 최종 출력단에 상기 로우 전압을 가지는 데이터가 출력되는, 터너리 드라이버
|
| 9 |
9
제4항에 있어서,상기 제3 트랜지스터 쌍은 제3 PMOS, 제3 NMOS를 포함하고,상기 제1 데이터신호는 상기 로우 전압을 가지고, 상기 제2 데이터신호는 상기 하이 전압을 가질 때,상기 제2 PMOS, 상기 제3 PMOS, 상기 제3 NMOS, 및 상기 제2 NMOS가 온 되어 상기 최종 출력단에 미들 전압을 가지는 데이터가 출력되는, 터너리 드라이버
|
| 10 |
10
터너리 데이터를 저장하는 SRAM 셀을 포함하는 터너리 SRAM 어레이에 있어서, 상기 SRAM 셀에 연결된 트릿 라인과 트릿 바 라인; 및상기 트릿 라인에 연결된 제1 터너리 드라이버 및 상기 트릿 바 라인에 연결된 제2 터너리 드라이버;를 포함하고,상기 제1 터너리 드라이버 및 상기 제2 터너리 드라이버는 제1 항 및 제3 항 내지 제9 항 중 어느 한 항의 터너리 드라이버인, 터너리 SRAM 어레이
|
