1 |
1
EEG 신호 증폭기에 있어서,EEG 신호를 증폭하는 피드백 루프 회로; 상기 피드백 루프에 연결되고, EDO(Electrode DC Offset)을 상쇄하는 제1 DSL(DC Servo Loop); 및상기 제1 DSL에 연결되고, 상기 제1 DSL의 출력 전압과 기준 전압과의 비교 결과를 기초로 EDO를 추가적으로 상쇄하는 제2 DSL;를 포함하고,상기 제2 DSL은, 상기 출력 전압과 상기 기준 전압을 비교한 결과, 플래그 신호 및 카운트 값 신호를 생성하는 비교기; 및 상기 플래그 신호 및 상기 카운트 값 신호를 기초로 복수의 커패시터 중 적어도 하나의 커패시터를 동작시키는 커패시터 동작부;를 포함하는 EEG 신호 증폭기
|
2 |
2
삭제
|
3 |
3
제1항에 있어서,상기 비교기는 상기 출력 전압이 상기 기준전압을 초과하는 경우, 상기 플래그 신호를 1로 생성하고, 상기 카운트 값 신호를 증가시키고, 상기 커패시터 동작부는 상기 플래그 신호가 1이면, 상기 카운트 값 신호에 대응하도록 상기 복수의 커패시터 중 적어도 하나의 커패시터를 온(On)시키는 것을 특징으로 하는 EEG 신호 증폭기
|
4 |
4
제1항에 있어서,상기 제2 DSL이 N비트 시스템인 경우, 상기 기준전압 및 상기 복수의 커패시터는 2N-1개인 것을 특징으로 하는 EEG 신호 증폭기
|
5 |
5
제4항에 있어서,상기 기준전압은 제1 기준전압 값 내지 제2N-1 기준전압 값이 순차적으로 선형적으로 증가하고, 상기 비교기는 상기 출력 전압이 제m 기준전압(m 003c# 2N-1)을 초과하면, 카운트 값 신호를 m으로 생성하고,상기 커패시터 동작부는 상기 복수의 커패시터 중 m개의 커패시터를 순차적으로 온시키는 것을 특징으로 하는 EEG 신호 증폭기
|
6 |
6
제1항에 있어서,상기 제2 DSL이 N비트 시스템인 경우, 상기 복수의 커패시터는 2N-1개인 것을 특징으로 하는 EEG 신호 증폭기
|
7 |
7
제6항에 있어서,상기 비교기는 상기 출력 전압이 상기 기준전압을 초과하는 경우, 상기 플래그 신호를 1로 생성하고, 상기 카운트 값 신호를 순차적으로 증가시키고,상기 커패시터 동작부는 상기 2N-1개의 복수의 커패시터 중 상기 카운트 값 신호에 대응되는 개수의 커패시터를 온 시키는 것을 특징으로 하는 EEG 신호 증폭기
|