| 1 |
1
쿼드러처(quadrature) 신호를 발생시키는 저전력 쿼드러처 신호 발생 장치에서, 게이트로 입력 전압이 인가되는 제1 트랜지스터;게이트가 상기 제1 트랜지스터의 소스와 연결되는 제2 트랜지스터;게이트로 입력 전압이 인가되고, 드레인이 상기 제1 트랜지스터의 드레인과 연결되어, 상기 제1 트랜지스터와 컴플리먼터리(Complementary) CMOS 패러럴(Parallel) 푸시-풀(push-pull) 구조를 이루는 제3 트랜지스터; 및 게이트가 상기 제3 트랜지스터의 소스와 연결되고, 드레인이 상기 제2 트랜지스터의 드레인과 연결되어, 상기 제2 트랜지스터와 컴플리먼터리(Complementary) CMOS 패러럴(Parallel) 푸시-풀(push-pull) 구조를 이루는 제4 트랜지스터를 포함하고, 상기 제1 트랜지스터의 드레인과 상기 제3 트랜지스터의 드레인 사이에서 제1 출력 신호가 출력되고, 상기 제2 트랜지스터의 드레인과 상기 제4 트랜지스터의 드레인 사이에서 제2 출력 신호가 출력되며, 상기 제1 트랜지스터는 제1 NMOS(N channel metal-oxide-semiconductor) FET(field-effect transistor)이고, 상기 제2 트랜지스터는 제2 NMOS FET이고, 상기 제3 트랜지스터는 제1 PMOS(P channel metal-oxide-semiconductor) FET(field-effect transistor)이고, 상기 제4 트랜지스터는 제2 PMOS FET이고,상기 제1 NMOS FET는 게이트(gate)에 입력전압이 인가되고, 상기 제1 PMOS FET는 게이트에 입력전압이 인가되고, 드레인(drain)이 상기 제1 NMOS FET의 드레인과 연결되고, 상기 제2 NMOS FET는 게이트가 상기 제1 NMOS FET의 소스와 연결되고, 상기 제2 PMOS FET는 게이트가 상기 제1 PMOS FET의 소스와 연결되고, 드레인이 상기 제2 NMOS FET의 드레인과 연결되어 있으며, 상기 쿼드러처 신호 발생 장치는, 상기 제1 NMOS FET의 소스(source)에 연결되고, 접지로 흐르는 방향으로 전류가 흐르는 제1 독립 전류원, 일측이 상기 제1 NMOS FET의 소스에 연결되고, 타측이 접지에 연결되고, 상기 제1 독립 전류원과 병렬로 연결되는 제1 커패시터(capacitor), 상기 제2 NMOS FET의 소스에 연결되고, 접지로 흐르는 방향으로 전류가 흐르는 제2 독립 전류원 및 일측이 상기 제2 NMOS FET의 소스에 연결되고, 타측이 접지에 연결되고, 상기 제2 독립 전류원과 병렬로 연결되는 제2 커패시터를 더 포함하여 이루어지고, 이때 상기 제1 PMOS FET는 소스에 상기 제1 독립 전류원이 인가되고, 소스에 상기 제1 커패시터가 연결되고, 상기 제2 PMOS FET는 소스에 상기 제2 독립 전류원이 인가되고, 소스에 상기 제2 커패시터가 연결되어 있으며, 상기 쿼드러처 신호 발생 장치는, 상기 제1 PMOS FET의 소스와 상기 제2 PMOS FET의 게이트 사이에 DC(direct current)를 제거하기 위한 제1 DC 블록킹(blocking) 커패시터와, 상기 제1 NMOS FET의 소스와 상기 제2 NMOS FET의 게이트 사이에 DC(direct current)를 제거하기 위한 제2 DC 블록킹(blocking) 커패시터를 더 포함하여 이루어지며, 상기 제1 NMOS FET의 드레인과 상기 제1 PMOS FET의 드레인 사이에서 제1 출력전압이 출력되고, 상기 제2 NMOS FET의 드레인과 상기 제2 PMOS FET의 드레인 사이에서 제2 출력전압이 출력되는 것을 특징으로 하는 쿼드러처 신호 발생 장치
|
