| 1 |
1
커패시터-저항(capacitor-resistor, C-R) 하이브리드 DAC(digital to analog converter)을 포함하고,상기 C-R 하이브리드 DAC은, 제1 기준 전압과 제2 기준 전압의 범위에서 2의 지수 승의 기준 전압들을 생성하는 저항열;단위 커패시터들을 포함하고, 상기 단위 커패시터들은 상기 저항 열로부터 상기 2의 지수 승의 기준 전압들과 공통모드 전압을 선택적으로 수신하는 제1 커패시터 어레이; 및비 이진 가중치 커패시터 열을 포함하고, 상기 비 이진 가중치 커패시터 열은 상기 제1 기준 전압 및 상기 제2 기준전압을 선택적으로 수신하는 제2 커패시터 어레이;를 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 2 |
2
제 1 항에 있어서,상기 비 이진 가중치 커패시터 열은 비 이진 가중치를 갖는 최상위 비트의 커패시터와 하위 비트의 단위 커패시터들을 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 3 |
3
제 2 항에 있어서,상기 C-R 하이브리드 DAC의 출력의 결정 범위가 상기 비 이진 가중치를 갖는 상기 최상위 비트의 커패시터와 상기 하위 비트의 단위 커패시터들에 의해 중첩되는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 4 |
4
제 1 항에 있어서,상기 비 이진 가중치 커패시터 열은 공통모드 전압 기반의 스위칭 기법을 적용하기 위해 최상위 2개 비트의 커패시터가 균등 분할 구조를 가지는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 5 |
5
제 1 항에 있어서,상기 제1 커패시터 어레이는 상기 단위 커패시터들 중 적어도 하나를 이용하여 입력 신호를 샘플링하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 6 |
6
제 5 항에 있어서,상기 제1 커패시터 어레이는 상기 입력 신호를 샘플링하고 상기 2의 지수 승의 기준 전압들 및 상기 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 하위 비트들의 디지털 코드를 결정하는데 이용되는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 7 |
7
제 1 항에 있어서,상기 제2 커패시터 어레이는 상기 비 이진 가중치 커패시터 열을 이용하여 입력 신호를 샘플링하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 8 |
8
제 7 항에 있어서,상기 제2 커패시터 어레이는 상기 입력 신호를 샘플링하고 상기 제1 기준 전압 및 상기 제2 기준전압을 수신하여 상위 비트들의 디지털 코드를 결정하는데 이용되는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 9 |
9
제 1 항에 있어서,상기 C-R 하이브리드 DAC으로부터 출력되는 제1 출력 전압과 제2 출력 전압을 비교하고 상기 비교 결과에 따른 출력 데이터를 출력하는 비교기를 더 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 10 |
10
제 9 항에 있어서,상기 비교기의 상기 출력 데이터에 따라 상기 C-R 하이브리드 DAC의 스위치들을 제어하는 SAR 로직 회로를 더 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 11 |
11
제 10 항에 있어서,상기 SAR 로직 회로는 상기 비교기로부터 출력되는 상기 출력 데이터를 비 이진 디지털 코드로 변환하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 12 |
12
제 11 항에 있어서,상기 SAR 로직 회로로부터 출력되는 비 이진 디지털 코드를 이진 디지털 코드로 변환하는 인코더를 더 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 13 |
13
입력 신호를 샘플링하고, 제1 기준 전압, 제2 기준 전압, 2의 지수 승의 기준 전압들 및 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 제1 출력 전압과 제2 출력 전압을 출력하는, 비 이진 가중치를 갖는 C-R 하이브리드 DAC;상기 제1 출력 전압과 제2 출력 전압을 비교하고 상기 비교 결과에 따른 출력 데이터를 출력하는 비교기;상기 비교기의 상기 출력 데이터를 비 이진 디지털 코드로 변환하는 SAR 로직 회로; 및상기 SAR 로직 회로의 비 이진 디지털 코드를 이진 디지털 코드로 변환하는 인코더를 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 14 |
14
제 13 항에 있어서,상기 C-R 하이브리드 DAC은, 상기 제1 기준 전압과 상기 제2 기준 전압의 범위에서 상기 2의 지수 승의 기 기준 전압들을 생성하는 저항열;단위 커패시터들을 포함하고, 상기 단위 커패시터들은 상기 저항 열로부터 상기 2의 지수 승의 기준 전압들과 상기 공통모드 전압을 선택적으로 수신하는 제1 커패시터 어레이; 및비 이진 가중치 커패시터 열을 포함하고, 상기 비 이진 가중치 커패시터 열은 상기 제1 기준 전압 및 상기 제2 기준전압을 선택적으로 수신하는 제2 커패시터 어레이;를 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 15 |
15
제 14 항에 있어서,상기 비 이진 가중치 커패시터 열은 비 이진 가중치를 갖는 최상위 비트의 커패시터와 하위 비트의 단위 커패시터들을 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 16 |
16
제 15 항에 있어서,상기 C-R 하이브리드 DAC의 출력의 결정 범위가 상기 비 이진 가중치를 갖는 상기 최상위 비트의 커패시터와 상기 하위 비트의 단위 커패시터들에 의해 중첩되는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 17 |
17
제 14 항에 있어서,상기 비 이진 가중치 커패시터 열은 공통모드 전압 기반의 스위칭 기법을 적용하기 위해 최상위 2개 비트의 커패시터가 균등 분할 구조를 가지는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 18 |
18
제 14 항에 있어서,상기 제1 커패시터 어레이는 상기 단위 커패시터들 중 적어도 하나를 이용하여 입력 신호를 샘플링하고, 상기 2의 지수 승의 기준 전압들 및 상기 공통모드 전압 중 적어도 하나를 선택적으로 수신하여 하위 비트들의 디지털 코드를 결정하는데 이용되는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 19 |
19
제 14 항에 있어서,상기 제2 커패시터 어레이는 상기 비 이진 가중치 커패시터 열을 이용하여 입력 신호를 샘플링하고, 상기 제1 기준 전압 및 상기 제2 기준전압을 수신하여 상위 비트들의 디지털 코드를 결정하는데 이용되는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
| 20 |
20
제 13 항에 있어서,상기 SAR 로직 회로는 인에이블 신호가 인에이블될 때 상기 비교기의 상기 출력 데이터를 저장하고, 상기 출력 데이터에 따라 상기 C-R 하이브리드 DAC의 스위치들을 제어하는 레지스터들을 포함하는 비동기 방식의 연속 근사 레지스터 아날로그 디지털 변환기
|
