| 1 |
1
기판;상기 기판 상에 형성된 버퍼층;상기 버퍼층 상에 형성되며, 2차원 전자채널을 포함하는 채널층;상기 채널층 상에 형성되어 상기 채널층과의 경계면에서 상기 2차원 전자채널이 형성되도록 유도하며, 오믹 리세스를 구비한 장벽층;상기 오믹 리세스에 형성되는 소스 전극과 드레인 전극; 및,상기 소스 전극과 상기 드레인 전극 하부에 각각 형성되고, 상기 소스 전극과 상기 드레인 전극이 상기 채널층과 컨택하도록 하며, Ti/Al/TiN을 포함하는 오믹 컨택;을 포함하는 이종접합 전계효과 트랜지스터
|
| 2 |
2
청구항 1에 있어서, 상기 오믹 리세스는,상기 2차원 전자채널과 가까운 위치에 형성되는 이종접합 전계효과 트랜지스터
|
| 3 |
3
청구항 1에 있어서, 상기 오믹 리세스는,상기 장벽층을 관통하여 형성되는 이종접합 전계효과 트랜지스터
|
| 4 |
4
청구항 1에 있어서, 상기 오믹 리세스는,상기 장벽층을 관통하고 상기 채널층의 적어도 일부가 에칭되어 형성되는 이종접합 전계효과 트랜지스터
|
| 5 |
5
청구항 4에 있어서, 상기 오믹 리세스는,상기 채널층의 상단으로부터 2 내지 4 nm의 깊이로 형성되는 이종접합 전계효과 트랜지스터
|
| 6 |
6
청구항 1에 있어서, 상기 소스 전극과 상기 드레인 전극은,상기 장벽층 상부로 노출된 부분이 수평 방향으로 연장되는 오버행을 구비하며, 상기 오버행은 0
|
| 7 |
7
기판 상에 버퍼층, 채널층, 장벽층, GaN 캡층을 순차적으로 형성하는 단계;ICP 에쳐를 사용하여 상기 GaN 캡층을 에칭하여 GaN 캡을 형성하는 단계;ICP 에쳐를 사용하여 상기 장벽층을 에칭하여 오믹 리세스를 형성하는 단계;상기 오믹 리세스에 Ti/Al/TiN을 증착한 후, 급속열처리를 수행하여 오믹 컨택을 형성하는 단계; 및,상기 오믹 컨택 위에 소스 전극과 드레인 전극을 형성하는 단계;를 포함하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 8 |
8
청구항 7에 있어서, 상기 오믹 리세스는,상기 장벽층을 관통하여 형성되는 이종접합 전계효과 트랜지스터 제조 방법
|
| 9 |
9
청구항 7에 있어서, 상기 오믹 리세스는,상기 장벽층을 관통하고 상기 채널층의 적어도 일부가 에칭되어 형성되는 이종접합 전계효과 트랜지스터 제조 방법
|
| 10 |
10
청구항 7에 있어서, 상기 오믹 리세스는,상기 채널층의 상단으로부터 2 내지 4 nm의 깊이로 형성되는 이종접합 전계효과 트랜지스터 제조 방법
|
| 11 |
11
청구항 7에 있어서, 상기 소스 전극과 상기 드레인 전극은,상기 장벽층 상부로 노출된 부분이 수평 방향으로 연장되는 오버행을 구비하며, 상기 오버행은 0
|
