1 |
1
모놀리식 3D 집적 기술 기반 스크래치패드 메모리에 있어서, 복수의 메모리 셀을 포함하는 제1 레이어; 및상기 제1 레이어의 상부에 적층되며, 복수의 메모리 셀을 포함하는 제2 레이어를 포함하되, 상기 제1 레이어와 상기 제2 레이어는 수직으로 모놀리식 비아(MIV: monolithic inter-tier via)로 연결되되, 행 단위 메모리 접근과 열 단위 메모리 접근이 모두 가능하도록 상기 제1 레이어와 상기 제2 레이어에 포함된 각각의 메모리 셀에 와이어를 통해열 방향 접근 워드라인과 열 방향 접근 비트라인이 추가 연결되는 구조를 가지는 것을 특징으로 하는 모놀리식 3D 집적 기술 기반 스크래치패드 메모리
|
2 |
2
제1 항에 있어서, 상기 제1 레이어와 상기 제2 레이어에 포함된 메모리 셀로의 접근을 위한 워드라인과 비트라인 활성화를 위한 로우 디코더와 컬럼 디코더를 포함하되, 상기 로우 디코더와 상기 컬럼 디코더는 접근 방향에 따라 상이한 기능을 수행하는 것을 특징으로 하는 모놀리식 3D 집적 기술 기반 스크래치패드 메모리
|
3 |
3
제2 항에 있어서, 상기 열 단위로 메모리 접근시, 상기 컬럼 디코더는 메모리 주소에 따라 특정 열 방향 워드 라인을 활성화시키고, 상기 로우 디코더는 메모리 주소에 따라 특정 열 방향 비트라인을 활성화시키는 것을 특징으로 하는 모놀리식 3D 집적 기술 기반 스크래치패드 메모리
|
4 |
4
제3 항에 있어서, 상기 로우 디코더와 상기 컬럼 디코더에 의해 활성화된 워드라인에 따라 접근 가능한 특정 메모리 셀의 데이터 신호를 증폭하는 제1 신호 증폭기와 제2 신호 증폭기;상기 제1 신호 증폭기와 연결되며, 상기 제1 신호 증폭기로부터 출력되는 데이터 신호를 저장하는 로우 버퍼; 및상기 제2 신호 증폭기와 연결되며, 상기 제2 신호 증폭기로부터 출력되는 데이터 신호를 저장하는 컬럼 버퍼를 더 포함하는 것을 특징으로 하는 모놀리식 3D 집적 기술 기반 스크래치패드 메모리
|
5 |
5
제4 항에 있어서, 행 단위로의 접근시, 상기 로우 디코더에 의해 활성화된 워드라인에 따라 접근 가능한 특정 메모리 셀의 데이터 신호는 상기 컬럼 디코더에 의해 활성화된 비트라인을 통해 상기 제1 신호 증폭기에 의해 증폭되어 상기 로우 버퍼로 전달되며, 열 단위로 접근시, 상기 컬럼 디코더에 의해 활성화된 열 방향 워드라인에 따라 접근 가능한 특정 메모리 셀의 데이터 신호는 상기 로우 디코더에 의해 활성화된 열 방향 비트라인을 통해 제2 신호 증폭기에 의해 증폭되어 상기 컬럼 버퍼로 전달되는 것을 특징으로 하는 모놀리식 3D 집적 기술 기반 스크래치패드 메모리
|
6 |
6
제1 항에 있어서, 상기 제1 레이어와 상기 제2 레이어내의 각 메모리 셀은 제1 내지 제7 트랜지스터를 포함하되, 상기 각 메모리 셀의 제7 트랜지스터는 열 방향 접근 워드 라인 및 열 방향 접근 비트 라인과 와이어를 통해 각각 연결되는 것을 특징으로 하는 모놀리식 3D 집적 기술 기반 스크래치패드 메모리
|
7 |
7
제6 항에 있어서, 상기 제1 레이어의 각 메모리 셀의 제7 트랜지스터는 모놀리식 비아를 통해 상기 제2 레이어의 대응하는 위치의 메모리 셀의 Q-b 노드와 연결되는 것을 특징으로 하는 모놀리식 3D 집적 기술 기반 스크래치패드 메모리
|
8 |
8
제6 항에 있어서, 상기 제2 레이어의 각 메모리 셀 내의 제7 트랜지스터는 상기 각 메모리 셀내의 Q 노드와 연결되는 것을 특징으로 하는 모놀리식 3D 집적 기술 기반 스크래치패드 메모리
|